一种叠加型封装的芯片封装结构及其制备方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115954347A(43)申请公布日2023.04.11(21)申请号202211257409.2H01L23/485(2006.01)(22)申请日2022.10.14(71)申请人长电集成电路（绍兴）有限公司地址312000浙江省绍兴市越城区临江路500号(72)发明人李宗怿罗富铭梁新夫郭良奎(74)专利代理机构重庆中之信知识产权代理事务所(普通合伙)50213专利代理师梁欣(51)Int.Cl.H01L25/07(2006.01)H01L21/56(2006.01)H01L23/31(2006.01)H01L23/48(2006.01)H01L23/482(2006.01)权利要求书2页说明书9页附图5页(54)发明名称一种叠加型封装的芯片封装结构及其制备方法(57)摘要本发明公开了一种叠加型封装结构，包括相互导电接合的第一封装单元和第二封装单元，所述第一封装单元包括芯片封装层、第一布线层、位于所述第一布线层下表面的第一接合介电层以及被所述第一接合介电层包围的第一接合导电柱；所述第二封装单元包括第二布线层、位于所述第二布线层上表面的第二接合介电层以及被所述第二接合介电层包围的第二接合导电柱；所述第一接合导电柱与所述第二接合导电柱对应形成导电接合；所述第一接合介电层和所述第二接合介电层发生物理接合形成接合介电层。本发明还公开了一种叠加型封装结构的芯片封装结构及其制备方法。本发明在芯片封装厂实现叠加型封装结构的制备，可有效提高芯片封装集成度，加工周期较短。CN115954347ACN115954347A权利要求书1/2页1.一种叠加型封装的芯片封装结构，其特征在于，包括相互导电接合的第一封装单元和第二封装单元，所述第一封装单元包括芯片封装层、第一布线层、位于所述第一布线层下表面的第一接合介电层以及被所述第一接合介电层包围的第一接合导电柱；所述第二封装单元包括第二布线层、位于所述第二布线层上表面的第二接合介电层以及被所述第二接合介电层包围的第二接合导电柱；所述第一接合导电柱与所述第二接合导电柱对应形成导电接合；所述第一接合介电层和所述第二接合介电层发生物理接合形成接合介电层；所述芯片封装层位于所述第一布线层上表面；所述芯片封装层包括芯片及包封层，所述芯片与所述第一布线层电连接；所述包封层包覆所述芯片。2.如权利要求1所述的一种叠加型封装的芯片封装结构，其特征在于：所述第一布线层的布线密度高于所述第二布线层。3.如权利要求1所述的一种叠加型封装的芯片封装结构，其特征在于：所述第一接合导电柱与所述第二接合导电柱通过所述第一接合导电柱和第一接合导电柱中的金属原子之间的相互扩散形成导电接合；所述所第一接合介电层和所述第二接合介电层通过高温、高压、超声波中至少一种方式处理形成接合介电层。4.如权利要求1所述的一种叠加型封装的芯片封装结构，其特征在于：所述第一接合导电柱与第二接合导电柱通过电镀铜或化学镀铜或沉积铜的方式制备。5.如权利要求1所述的一种叠加型封装的芯片封装结构，其特征在于：所述第一接合介电层和/或所述第二接合介电层在接合前的纵向高度低于与之对应的被其包围的所述导电柱。6.如权利要求1‑5任一项所述的一种叠加型封装的芯片封装结构，其特征在于：所述第一接合介电层和所述第二接合介电层的制备材料采用聚酰亚胺基光刻胶；或所述第一接合导电柱和/或第二接合导电柱采用纳米孪晶铜。7.一种叠加型封装的芯片封装结构的制备方法，其特征在于，包括如下步骤：制备第一封装单元，所述第一封装单元包括芯片封装层、第一布线层及位于所述第一布线层上的第一接合介电层，所述第一接合介电层中嵌设有与所述第一布线层电连接的第一接合导电柱；制备第二封装单元，所述第二封装单元包括第二布线层及其上的第二接合介电层，所述第二接合介电层中嵌设有与所述第二布线层电连接的第二接合导电柱；使所述第一接合导电柱和所述第二接合导电柱的位置对应，并通过高温、高压、超声波中至少一种方式处理进行导电接合。8.如权利要求7所述的一种叠加型封装的芯片封装结构的制备方法，其特征在于：所述制备第一封装单元，包括如下步骤：在具有第一临时释放层的第一载板上制备第一布线层；在所述第一布线层上制备具有开口阵列的第一接合介电层；在所述第一接合介电层的开口阵列处制备第一接合导电柱并对其表面进行平坦化处理得到第一接合表面；使第一接合导电柱的纵向高度大于第一接合介电层的纵向高度；2CN115954347A权利要求书2/2页将芯片电连接到所述第一布线层上相对于所述第一接合介电层的另一侧；包封所述芯片形成芯片包封层，切割得到所述第一封装单元；和/或所述制备第二封装单元，包括如下步骤：在具有第二临时释放层的第二载板上制备第二布线层；在所述第二布线层上制备具有