一种用于叠加的封装基底、叠加型封装基底及其芯片封装结构、制备方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115966565A(43)申请公布日2023.04.14(21)申请号202211257416.2H01L23/485(2006.01)(22)申请日2022.10.14(71)申请人长电集成电路（绍兴）有限公司地址312000浙江省绍兴市越城区临江路500号(72)发明人李宗怿罗富铭梁新夫郭良奎(74)专利代理机构重庆中之信知识产权代理事务所(普通合伙)50213专利代理师梁欣(51)Int.Cl.H01L25/18(2023.01)H01L21/56(2006.01)H01L23/31(2006.01)H01L23/48(2006.01)H01L23/482(2006.01)权利要求书3页说明书10页附图6页(54)发明名称一种用于叠加的封装基底、叠加型封装基底及其芯片封装结构、制备方法(57)摘要本发明公开了一种叠加型封装基底，包括相互导电接合的第一封装基底和第二封装基底，所述第一封装基底包括第一布线层、位于所述第一布线层下表面的第一接合介电层以及被所述第一接合介电层包围的第一接合导电柱；所述第二封装基底包括第二布线层、位于所述第二布线层上表面的第二接合介电层以及被所述第二接合介电层包围的第二接合导电柱；所述第一接合导电柱与所述第二接合导电柱对应形成导电接合；所述第一接合介电层和第二接合介电层发生物理接合形成接合介电层。本发明还公开了一种用于叠加的封装基底、一种叠加型封装基底的芯片封装结构及其制备方法。本发明在芯片封装厂实现叠加型封装基底的制备，可有效提高芯片封装集成度，加工周期较短。CN115966565ACN115966565A权利要求书1/3页1.一种叠加型封装基底，其特征在于，包括相互导电接合的第一封装基底和第二封装基底，所述第一封装基底包括第一布线层、位于所述第一布线层下表面的第一接合介电层以及被所述第一接合介电层包围的第一接合导电柱；所述第二封装基底包括第二布线层、位于所述第二布线层上表面的第二接合介电层以及被所述第二接合介电层包围的第二接合导电柱；所述第一接合导电柱与所述第二接合导电柱对应形成导电接合；所述第一接合介电层和所述第二接合介电层发生物理接合形成接合介电层。2.如权利要求1所述的一种叠加型封装基底，其特征在于：所述第一布线层的布线密度高于所述第二布线层。3.如权利要求1或2所述的一种叠加型封装基底，其特征在于：所述第一接合介电层和所述第二接合介电层所采用的材料包括聚酰亚胺基光刻胶；和/或，所述第一接合导电柱采用铜材料，所述第二接合导电柱采用铜材料。4.一种用于叠加的封装基底，其特征在于：包括第一布线层、位于所述第一布线层上的第一接合介电层以及位于所述第一布线层上且被所述第一接合介电层包围的第一接合导电柱，所述第一接合导电柱用于与另一封装基底的导电柱形成导电接合，所述第一接合介电层用于与所述另一封装基底上的包围所述导电柱的介电层物理接合；所述第一接合介电层的平均纵向高度小于所述第一接合导电柱的平均纵向高度。5.如权利要求4所述的一种用于叠加的封装基底，其特征在于：所述第一接合介电层与所述第一接合导电柱形成的第一纵向高度差的平均值在0.1nm～10nm之间。6.一种叠加型封装基底的芯片封装结构，包括权利要求1‑3任一项所述的一种叠加型封装基底，其特征在于：所述第一布线层上表面设有芯片封装层；所述芯片封装层包括芯片、焊盘及包封层，所述芯片通过所述焊盘与所述第一布线层电连接；所述包封层包覆所述芯片；所述芯片封装层还包括填充在所述芯片与所述第一布线层之间的底填胶层。7.一种叠加型封装基底的制备方法，其特征在于，包括如下步骤：制备第一封装基底，所述第一封装基底包括第一布线层及其上的第一接合介电层，所述第一接合介电层中嵌设有与所述第一布线层电连接的第一接合导电柱；制备第二封装基底，所述第二封装基底包括第二布线层及其上的第二接合介电层，所述第二接合介电层中嵌设有与所述第二布线层电连接的第二接合导电柱；使所述第一接合导电柱和所述第二接合导电柱的位置对应，并通过高温和/或高压和/或超声波处理进行导电接合。8.如权利要求7所述的一种叠加型封装基底的制备方法，其特征在于：所述制备第一封装基底，包括如下步骤：在具有第一临时释放层的第一载板上制备第一布线层；在所述第一布线层上制备具有开口阵列的第一接合介电层；在所述第一接合介电层的开口阵列处制备第一接合导电柱并对其表面进行平坦化处理得到第一接合表面；2CN115966565A权利要求书2/3页使第一接合介电层的平均纵向高度小于第一接合导电柱的平均纵向高度且形成第一纵向高度差；所述制备第二封装基底，包括如下步骤：在具有第二临时释放层的第二载板上制备第二布线层；在所述第二布线层上制备具有开口阵列的第二接合介电层；在