片内时钟网络延时测试方法和测试电路.pdf

片内时钟网络延时测试方法和测试电路,涉及集成电路技术,本发明的测试方法包括下述步骤:1)芯片内部的时钟管理电路模块提供控制时钟信号和N路测试时钟信号,各测试时钟信号的相位相同,N为大于2的整数;2)构造N个测试支路,每一测试支路包括一个时钟网络路径和与之连接的触发器,测试支路和测试时钟信号一一对应接入;3)控制时钟信号经过同一路径接入片内触发器区域,然后分路至各触发器,以控制时钟信号作为各触发器的控制时钟;4)通过时钟管理电路模块,以波形滑动的方式调节控制时钟信号的相位,记录各触发器的输出;5)通过各触发器的输出信号的相位差,判断各测试支路之间的时延差值。本发明测试成本低,精度高。