半导体封装结构及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115995440A(43)申请公布日2023.04.21(21)申请号202211182391.4H01L21/60(2006.01)(22)申请日2022.09.27(71)申请人杰华特微电子股份有限公司地址310030浙江省杭州市西湖区三墩镇振华路298号西港发展中心西4幢9楼901-23室(72)发明人束晨(74)专利代理机构北京成创同维知识产权代理有限公司11449专利代理师蔡纯(51)Int.Cl.H01L23/495(2006.01)H01L23/31(2006.01)H01L21/50(2006.01)H01L21/56(2006.01)权利要求书2页说明书5页附图4页(54)发明名称半导体封装结构及其制造方法(57)摘要本发明涉及半导体封装技术领域，提供了一种半导体封装结构及其制造方法，该半导体封装结构包括：框架，具有基岛及多个引脚；多个半导体芯片，上表面设有多个焊盘；多个引线，电性连接多个焊盘与多个引脚；封装胶体，包覆框架、多个半导体芯片和多个引线，其中，基岛上设置有多个具有不同高度的承载平台，多个半导体芯片分别设置在多个承载平台上，且至少部分半导体芯片的上表面之间具有大于等于预定高度的高度差。本发明能够在进行引线键合时错开打线并降低线弧高度，减小了不同引线之间以及引线与焊垫之间的短路风险和线弧过高、不稳定导致的引线脱落风险，有利于提高封装的键合能力和塑封料结合力，提高了产品良率。CN115995440ACN115995440A权利要求书1/2页1.一种半导体封装结构，其中，包括：框架，具有基岛及设置在所述基岛周边的多个引脚；多个半导体芯片，固定设置在所述基岛上，所述多个半导体芯片的上表面设有多个焊盘；多个引线，电性连接所述多个焊盘与所述多个引脚；封装胶体，包覆所述框架、所述多个半导体芯片和所述多个引线，其中，所述基岛上设置有多个具有不同高度的承载平台，所述多个半导体芯片分别设置在多个承载平台上，且至少部分半导体芯片的上表面之间具有大于等于预定高度的高度差。2.根据权利要求1所述的半导体封装结构，其中，所述基岛的上表面蚀刻有凹槽，所述多个半导体芯片中的部分半导体芯片固定设置在所述凹槽内。3.根据权利要求1或2所述的半导体封装结构，其中，所述基岛的上表面设置有具有一定高度的凸台，所述多个半导体芯片中的部分半导体芯片固定设置在所述凸台上。4.根据权利要求1所述的半导体封装结构，其中，所述基岛的数量为多个，所述基岛上设置的多个承载平台对应多个基岛，所述多个半导体芯片分别固定设置在多个基岛上，且所述多个基岛中至少部分基岛的厚度不同。5.根据权利要求2所述的半导体封装结构，其中，设置在所述凹槽内的半导体芯片与所述凹槽的至少一个槽壁之间具有间隙。6.根据权利要求1所述的半导体封装结构，其中，所述多个半导体芯片在水平方向上彼此间隔有预定距离。7.根据权利要求1所述的半导体封装结构，其中，所述多个半导体芯片通过导电胶贴附在对应的承载平台上。8.根据权利要求1所述的半导体封装结构，其中，所述多个引线包括至少一条第一引线，该第一引线的一端与所述多个半导体芯片中第一半导体芯片上表面的其中一个焊盘连接，该第一引线的另一端跨过所述多个半导体芯片中的第二半导体芯片与对应的引脚连接，其中，所述第一半导体芯片的上表面高于所述第二半导体芯片的上表面。9.根据权利要求1所述的半导体封装结构，其中，所述半导体封装结构为QFN封装结构。10.一种半导体封装结构的制造方法，其中，包括：提供具有基岛及多个引脚的框架；将多个半导体芯片固定设置在所述基岛上；利用多个引线电性连接所述多个半导体芯片上表面的多个焊盘与所述多个引脚；利用塑封料对所述框架、所述多个半导体芯片和所述多个引线进行塑封，其中，所述基岛上设置有多个具有不同高度的承载平台，所述多个半导体芯片分别设置在多个承载平台上，且至少部分半导体芯片的上表面之间具有大于等于预定高度的高度差。11.根据权利要求10所述的半导体封装结构的制造方法，其中，所述基岛的上表面蚀刻有凹槽，所述多个半导体芯片中的部分半导体芯片固定设置在所述凹槽内。12.根据权利要求10或11所述的半导体封装结构的制造方法，其中，所述基岛的上表面设置有具有一定高度的凸台，所述多个半导体芯片中的部分半导体芯片固定设置在所述凸2CN115995440A权利要求书2/2页台上。13.根据权利要求10所述的半导体封装结构的制造方法，其中，所述基岛的数量为多个，所述基岛上设置的多个承载平台对应多个基岛，所述多个半导体芯片分别固定设置在多个基岛上，且所述多个基岛中至少部分基岛的厚度不同。3CN115995440A说明书1/5页半导体封装结构及其制造方法技术领域[0001]本发明涉及半