制造半导体封装件的方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN116031166A(43)申请公布日2023.04.28(21)申请号202211184904.5(22)申请日2022.09.27(30)优先权数据10-2021-01425172021.10.25KR(71)申请人三星电子株式会社地址韩国京畿道(72)发明人金承焕高炅焕金埩周金钟完朴埈祐白亨吉李镕官张童柱全泰俊(74)专利代理机构北京市立方律师事务所11330专利代理师李娜王占杰(51)Int.Cl.H01L21/56(2006.01)权利要求书2页说明书11页附图29页(54)发明名称制造半导体封装件的方法(57)摘要一种制造半导体封装件的方法可以包括：提供衬底，所述衬底具有分别沿着所述衬底的彼此相对的第一侧部和第二侧部设置的第一切割区域和第二切割区域，以及位于第一切割区域和第二切割区域之间的安装区域；在安装区域上设置至少一个半导体芯片；在衬底上形成模制构件；以及从模制构件去除虚设流道部分的至少一部分和虚设卷边部分。模制构件可以包括密封部分、设置在衬底的第二侧部外侧的虚设卷边部分以及在第二切割区域上连接密封部分和虚设卷边部分的多个虚设流道部分。衬底可以包括位于第二切割区域中的粘附力减小焊盘，所述粘附力减小焊盘可以分别接触虚设流道部分。CN116031166ACN116031166A权利要求书1/2页1.一种制造半导体封装件的方法，所述方法包括：提供衬底，所述衬底具有分别沿着所述衬底的彼此相对的第一侧部和第二侧部设置的第一切割区域和第二切割区域，以及位于所述第一切割区域和所述第二切割区域之间的安装区域，所述衬底包括位于所述第二切割区域中的粘附力减小焊盘；在所述衬底的所述安装区域上设置至少一个半导体芯片；在所述衬底上形成模制构件，所述模制构件包括位于所述衬底的所述安装区域上并且覆盖所述至少一个半导体芯片的密封部分、位于所述衬底的所述第二侧部外侧的虚设卷边部分以及在所述第二切割区域上连接所述密封部分和所述虚设卷边部分的多个虚设流道部分，所述多个虚设流道部分位于所述粘附力减小焊盘上以减小所述衬底和所述多个虚设流道部分之间的粘附力；以及从所述模制构件去除每一个所述虚设流道部分的至少一部分和所述虚设卷边部分。2.根据权利要求1所述的方法，其中，每个所述粘附力减小焊盘包括彼此堆叠的至少两个金属层。3.根据权利要求2所述的方法，其中，所述粘附力减小焊盘的每个所述金属层包括镍或金。4.根据权利要求1所述的方法，其中，至少一个所述粘附力减小焊盘的厚度在2μm至10μm的范围内。5.根据权利要求1所述的方法，其中，所述粘附力减小焊盘包括有机涂覆层。6.根据权利要求5所述的方法，其中，所述有机涂覆层包括有机焊料掩模。7.根据权利要求5所述的方法，其中，所述有机涂覆层的厚度在0.1μm至0.3μm的范围内。8.根据权利要求1所述的方法，其中，至少一个所述粘附力减小焊盘的宽度在1mm至3mm的范围内。9.根据权利要求1所述的方法，其中，所述模制构件还包括位于所述衬底的所述第一侧部外侧的卷边部分以及设置在所述第一切割区域上以连接所述密封部分和所述卷边部分的多个浇口流道部分。10.根据权利要求1所述的方法，所述方法还包括：去除所述衬底的所述第一切割区域和所述第二切割区域。11.一种制造半导体封装件的方法，所述方法包括：提供衬底，所述衬底具有彼此相对的第一侧部和第二侧部以及沿着所述第二侧部彼此间隔开的多个粘附力减小焊盘；在所述衬底上设置至少一个半导体芯片；将所述衬底设置在模具中，所述模具限定彼此流体连通的腔、多个虚设流道和虚设卷边，所述腔被构造为接纳用于密封所述至少一个半导体芯片的密封材料，所述多个虚设流道被构造为用作所述密封材料从所述腔排出所经过的通道，并且所述虚设卷边被构造为用于收集通过所述虚设流道排出的所述密封材料；通过将所述密封材料注入到所述模具的所述腔中并且使用所述虚设卷边来收集通过所述多个虚设流道从所述腔排出的所述密封材料，来形成所述衬底的模制构件，所述模制构件包括覆盖所述至少一个半导体芯片的密封部分、位于所述衬底的所述第二侧部外侧的2CN116031166A权利要求书2/2页虚设卷边部分以及连接所述密封部分和所述虚设卷边部分的多个虚设流道部分，每一个所述虚设流道部分接触相应的所述粘附力减小焊盘的一部分；以及从所述模制构件去除每一个所述虚设流道部分的至少一部分和所述虚设卷边部分。12.根据权利要求11所述的方法，其中所述模具还包括卷边和多个浇口流道，所述卷边和所述多个浇口流道彼此流体连通并且与所述腔流体连通，所述卷边被构造为接纳注入的所述密封材料，并且所述多个浇口流道被构造为用作所述密封材料从所述卷边引入到所述腔所经过的通道。13.根据权利要求12所述的方法，其中所述模制构件还