半导体装置、半导体封装件和制造半导体封装件的方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN116031214A(43)申请公布日2023.04.28(21)申请号202211301142.2(22)申请日2022.10.24(30)优先权数据10-2021-01416392021.10.22KR(71)申请人三星电子株式会社地址韩国京畿道(72)发明人李世容安庭奭金久永(74)专利代理机构北京天昊联合知识产权代理有限公司11112专利代理师赵南李竞飞(51)Int.Cl.H01L23/31(2006.01)H01L23/16(2006.01)H01L25/065(2023.01)H01L21/56(2006.01)权利要求书3页说明书14页附图23页(54)发明名称半导体装置、半导体封装件和制造半导体封装件的方法(57)摘要提供了一种半导体装置、半导体封装件和制造半导体封装件的方法。所述半导体装置包括：多个半导体芯片，其在竖直方向上堆叠在衬底上；填充物结构，其包括形成在多个半导体芯片中的邻近的半导体芯片之间以及衬底与半导体芯片的堆叠件之间的多个水平底部填充层，并且包括形成在水平底部填充层和多个半导体芯片周围的底部填充侧壁；以及模制树脂，其至少在半导体芯片的侧表面上包围多个半导体芯片。底部填充侧壁包括凹陷图案，凹陷图案设置在多个半导体芯片中的至少一个的侧表面上并且沿着多个半导体芯片中的至少一个的侧表面设置，并且在凹陷图案与衬底交汇的位置处在平行于衬底的上表面的方向上凹进。CN116031214ACN116031214A权利要求书1/3页1.一种半导体装置，包括：多个半导体芯片，其在竖直方向上堆叠在衬底上；填充物结构，其包括形成在所述多个半导体芯片中的邻近的半导体芯片之间以及所述衬底与所述多个半导体芯片的堆叠件之间的多个水平底部填充层，并且包括形成在所述水平底部填充层和所述多个半导体芯片周围的底部填充侧壁；以及模制树脂，其至少在所述多个半导体芯片的侧表面上包围所述多个半导体芯片，其中，所述底部填充侧壁包括凹陷图案，所述凹陷图案设置在所述多个半导体芯片中的至少一个的侧表面上并且沿着所述多个半导体芯片中的至少一个的侧表面设置，并且在所述凹陷图案与所述衬底交汇的位置处在平行于所述衬底的上表面的方向上凹进。2.根据权利要求1所述的半导体装置，其中，所述凹陷图案包括面对所述衬底并且朝着所述多个半导体芯片延伸的第一表面和将所述第一表面连接至所述衬底的所述上表面的第二表面，其中，所述凹陷图案沿着所述多个半导体芯片中的最下面的半导体芯片的周边延伸。3.根据权利要求2所述的半导体装置，其中，所述第一表面与所述衬底之间的竖直距离在20μm与100μm之间。4.根据权利要求2所述的半导体装置，还包括设置在所述衬底上的坝结构，所述坝结构接触所述第一表面和所述第二表面。5.根据权利要求4所述的半导体装置，其中，从平面图看，所述坝结构具有四个侧部，在平行于所述衬底的上表面的方向上，一个侧部的宽度在200μm与1200μm之间。6.根据权利要求4所述的半导体装置，其中，所述坝结构的上表面与所述第一表面在同一平面上。7.根据权利要求4所述的半导体装置，其中，所述坝结构包括金属、氧化硅、氮化硅或聚合物。8.根据权利要求2所述的半导体装置，其中，所述第一表面与所述衬底之间的竖直距离为所述多个半导体芯片中的最下面的半导体芯片的上表面与所述衬底的上表面之间的竖直距离的0.5倍至1.8倍。9.根据权利要求2所述的半导体装置，其中，所述底部填充侧壁包括在所述凹陷图案上方接触所述模制树脂的外侧表面，并且其中，所述外侧表面相对于所述衬底的上表面实质上垂直。10.根据权利要求9所述的半导体装置，其中，所述外侧表面与所述多个半导体芯片的侧表面之间的水平距离在40μm与300μm之间。11.根据权利要求2所述的半导体装置，其中，所述第二表面是平坦表面。12.一种半导体封装件，包括：封装件衬底；插入件衬底，其堆叠在所述封装件衬底上；2CN116031214A权利要求书2/3页布置在所述插入件衬底上并且在横侧方向上彼此间隔开的第一半导体装置和第二半导体装置；以及模制树脂，其包围所述第一半导体装置和所述第二半导体装置二者的侧表面，其中，所述第一半导体装置包括：缓冲器芯片；多个存储器装置，其堆叠在所述缓冲器芯片上并且经由衬底穿通件彼此连接；以及底部填充填角料，其位于所述多个存储器装置的侧表面上，其中，所述底部填充填角料包括凹陷图案，所述凹陷图案设置在所述多个存储器装置中的至少一个的侧表面上并且沿着所述多个存储器装置中的至少一个的侧表面设置，并且在所述凹陷图案与所述缓冲器芯片交汇的位置处在平行于所述缓冲器芯片的上表面的方向上凹进，并且其中，所述凹陷图案包括：第一表面，其面对所述缓冲器芯片并且朝着所述多个存储器装置延伸；