多芯片堆叠封装方法及多芯片堆叠封装体.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN109659278A(43)申请公布日2019.04.19(21)申请号201811597887.1(22)申请日2018.12.26(71)申请人合肥矽迈微电子科技有限公司地址230001安徽省合肥市高新区习友路3699号(72)发明人张光耀陆培良(74)专利代理机构上海翼胜专利商标事务所(普通合伙)31218代理人高翠花翟羽(51)Int.Cl.H01L21/98(2006.01)H01L25/18(2006.01)H01L23/367(2006.01)H01L23/31(2006.01)权利要求书3页说明书8页附图8页(54)发明名称多芯片堆叠封装方法及多芯片堆叠封装体(57)摘要本发明提供一种多芯片堆叠封装方法及多芯片堆叠封装体，本发明的优点在于采用重布线层与导电柱的联合的方式实现叠层芯片之间的互联，取代传统堆叠芯片封装常用的打线工艺和基板倒装的工艺，相比传统芯片叠层BGA封装，整体封装厚度更薄，相同芯片数量下封装尺寸小，具有良好的导电性、导热性和可靠性。CN109659278ACN109659278A权利要求书1/3页1.一种多芯片堆叠封装方法，其特征在于，包括如下步骤：(A)提供一第一预封装体，所述第一预封装体包括至少一设置在所述第一预封装体内部的第一芯片及多个第一导电块，所述第一导电块与所述第一芯片的有源面电连接，且所述第一导电块的上表面暴露于所述第一预封装体的顶面；(B)在所述第一预封装体的顶面形成一第一重布线层，所述第一重布线层包括设置在所述第一重布线层内部的多个第一导电垫，所述第一导电垫与所述第一导电块电连接，至少部分所述第一导电垫突出于所述第一芯片的侧面；(C)自所述第一预封装体的背面减薄所述第一预封装体，以自所述第一芯片的背面减薄所述第一芯片，且所述第一芯片的背面暴露于所述第一预封装体的背面；(D)在所述第一预封装体的背面形成一第二预封装体，所述第二预封装体包括至少一设置在所述第二预封装体内部的第二芯片及多个第二导电块，所述第二芯片的背面与所述第一芯片的背面连接，所述第二导电块与所述第二芯片的有源面电连接；(E)自所述第二预封装体的顶面形成多个深孔，所述深孔暴露出所述第一导电垫；(F)在所述第二预封装体的顶面形成一第二重布线层，所述第二重布线层包括设置在所述第二重布线层内部的多个第二导电垫及穿过所述深孔的第二导电柱，所述第二导电垫与所述第二导电块连接，且至少部分所述第二导电垫突出于所述第二芯片的侧面，所述第二导电柱的两端分别连接所述第一导电垫及所述第二导电垫；(G)去除部分所述第一重布线层，暴露出所述第一导电垫的一表面，形成多芯片堆叠封装体，所述第一导电垫作为所述多芯片堆叠封装体与外界连接的连接点。2.根据权利要求1所述的多芯片堆叠封装方法，其特征在于，在步骤(A)中，形成所述第一预封装体的方法包括如下步骤：提供一载体及至少一第一芯片，所述第一芯片包括相对设置的背面及有源面，所述第一芯片的有源面上设置有多个所述第一导电块；将所述第一芯片的背面与所述载体的顶面连接；塑封，形成一第一塑封体，所述第一塑封体包覆所述第一芯片及所述第一导电块，所述第一导电块的上表面暴露于所述第一塑封体的顶面，形成所述第一预封装体；在步骤(C)之前，还包括一去除所述载体，暴露出所述第一芯片的背面的步骤。3.根据权利要求1所述的多芯片堆叠封装方法，其特征在于，在步骤(B)中，所述第一重布线层还包括多个第一导电柱，所述第一导电柱设置在所述第一导电垫上，形成所述第一重布线层的方法包括如下步骤：在所述第一预封装体的顶面形成多个所述第一导电垫，所述第一导电垫与所述第一导电块电暴露的表面连接；在所述第一导电垫的表面形成所述第一导电柱；塑封，形成一第二塑封体，所述第二塑封体包覆所述第一导电垫及所述第一导电柱，所述第一导电柱的上表面暴露于所述第二塑封体的顶面；在步骤(B)之后，所述多芯片堆叠封装方法还包括形成一第三重布线层的步骤，形成所述第三重布线层的方法包括如下步骤：在所述第一重布线层的顶面形成多个所述第三导电垫，所述第三导电垫与所述第一导电柱暴露的表面连接；2CN109659278A权利要求书2/3页在所述第三导电垫的表面形成所述第三导电柱；塑封，形成一第三塑封体，所述第三塑封体包覆所述第三导电垫及所述第三导电柱；在步骤(G)中，去除部分所述第三塑封体，暴露出所述第三导电柱的一表面，形成多芯片堆叠封装体，所述第三导电柱作为所述多芯片堆叠封装体与外界连接的连接点。4.根据权利要求1所述的多芯片堆叠封装方法，其特征在于，在步骤(D)中，形成所述第二预封装体的方法包括如下步骤：提供至少一第二芯片，所述第二芯片包括相对设置的背面及有源面，所述第二芯片的有源面上设置有多个所述