芯片封装方法及封装体.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN109671635A(43)申请公布日2019.04.23(21)申请号201811597891.8(22)申请日2018.12.26(71)申请人合肥矽迈微电子科技有限公司地址230001安徽省合肥市高新区习友路3699号(72)发明人谭晓春张光耀(74)专利代理机构上海翼胜专利商标事务所(普通合伙)31218代理人高翠花翟羽(51)Int.Cl.H01L21/56(2006.01)H01L21/78(2006.01)H01L23/31(2006.01)权利要求书1页说明书5页附图7页(54)发明名称芯片封装方法及封装体(57)摘要本发明提供一种芯片封装方法及封装体，具体地说，本发明提供一种CSP封装方法，本发明的优点在于，(1)芯片被减薄，有效降低大功率芯片的电阻值；(2)芯片背面形成导电层，可以降低芯片的源极和漏极之间的电阻值；(3)封装体的六个面除了与外部电路连接的连接引脚露出，其余部分完全由塑封体保护，无芯片露出，可靠性高。CN109671635ACN109671635A权利要求书1/1页1.一种芯片封装方法，其特征在于，包括如下步骤：提供一晶圆，所述晶圆上具有多颗芯片，每一芯片具有一源极、漏极及一栅极；在所述源极、漏极及所述栅极分别形成至少一导电凸块；对所述晶圆进行预切割，以在相邻的两个芯片之间形成一凹槽；进行第一次塑封，塑封料塑封所述晶圆的正面，所述晶圆的背面暴露；减薄所述晶圆的背面；在所述晶圆的每一个所述芯片的背面形成一导电层；进行第二次塑封，塑封料塑封所述晶圆的背面，且所述导电层被所述塑封料包覆；第一次切割，以形成多个彼此独立的预装封装体，每一个所述预装封装体包括至少一个芯片；将多个所述预装封装体装载在一载具上，所述预装封装体具有导电层的一面与所述载具连接；进行第三次塑封，塑封料包覆多个所述预装封装体；去除所述预装封装体顶面的塑封料，以暴露出所述导电凸块；第二次切割，并去除所述载具，以形成多个彼此独立的封装体。2.根据权利要求1所述的芯片封装方法，其特征在于，在减薄所述晶圆的背面的步骤中，减薄后，所述芯片的厚度小于50微米。3.根据权利要求1所述的芯片封装方法，其特征在于，在减薄所述晶圆的背面的步骤中，所述凹槽的底面被去除。4.根据权利要求1所述的芯片封装方法，其特征在于，在所述晶圆的每一个所述芯片的背面形成一导电层的步骤进一步为，在所述晶圆的背面采用物理或化学的方法形成一导电层，并采用电镀的方式加厚所述导电层，所述导电层覆盖每一个所述芯片的背面。5.根据权利要求1所述的芯片封装方法，其特征在于，去除所述预装封装体顶面的塑封料，以暴露出所述导电凸块的步骤之后还包括在所述导电凸块暴露的表面形成一外引脚的步骤。6.根据权利要求1所述的芯片封装方法，其特征在于，在第二次切割步骤中，去除所述芯片的侧面的部分塑封料，以避免所述芯片的侧面被暴露。7.一种采用权利要求1所述的芯片封装方法制备的封装体，其特征在于，包括：一塑封体及至少一芯片，所述塑封体包覆所述芯片，所述芯片的正面具有一源极、一漏极及一栅极；在所述源极、漏极及所述栅极上分别设置有至少一导电凸块，所述导电凸块的上表面暴露于所述塑封体之外，所述芯片的背面具有一导电层，所述导电层也被所述塑封体包覆。8.根据权利要求7所述的封装体，其特征在于，在垂直所述封装体的方向上，所述源极上方的导电凸块的正投影在所述源极的正投影的范围内，所述漏极上方的导电凸块的正投影在所述漏极的正投影的范围内，所述栅极上方的导电凸块的正投影在所述栅极的正投影的范围内。9.根据权利要求7所述的封装体，其特征在于，所述芯片的厚度小于或者等于50微米，所述导电层的厚度大于或者等于20微米。10.根据权利要求7所述的封装体，其特征在于，所述封装体还包括外引脚，所述外引脚与所述导电凸块电连接。2CN109671635A说明书1/5页芯片封装方法及封装体技术领域[0001]本发明涉及半导体领域，尤其涉及一种新型的CSP封装方法及封装体。背景技术[0002]对于发展新型电子产品的一个限制是所需电路的组装和封装。封装提供多重功能，包括用于保护被封入的电路裸片表面和用于提供裸片和印刷电路板之间的应力释放机构。另外，封装需要符合小尺寸、高密度和低成本的应用需求。[0003]过去，在晶片被切片成电路裸片后，器件封装被组装为单个的单元。这种封装是被封入电路裸片的尺寸的几倍。最近，在切片之前以晶片级来密封电路裸片，以制造小得多的封装。当封装具有的面积不大于被封入裸片的1.2倍时，将其称作芯片尺寸封装(CSP)。晶片级CSP将晶片制造扩展为包括器件互连工艺和器件保护工艺，从而制造出的封装仅略大于被封入的裸片。[0004]现有的晶圆级CSP封装的缺