一种分离栅功率MOSFET器件的制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113539833A(43)申请公布日2021.10.22(21)申请号202110834666.7(22)申请日2021.07.23(71)申请人电子科技大学地址611731四川省成都市高新区（西区）西源大道2006号(72)发明人乔明王正康马涛张波(74)专利代理机构成都点睛专利代理事务所(普通合伙)51232代理人敖欢(51)Int.Cl.H01L21/336(2006.01)H01L29/78(2006.01)H01L29/423(2006.01)权利要求书2页说明书5页附图6页(54)发明名称一种分离栅功率MOSFET器件的制造方法(57)摘要本发明提供一种分离栅功率MOSFET器件的制造方法，控制栅制备包括：控制栅与分离栅之间的介质层形成后，热生长牺牲氧并淀积氮化硅，其中氮化硅与硅层通过上述牺牲氧隔离开；淀积氧化层并回刻至低于MESA区氮化硅上表面，使用MASK刻蚀氧化层及氮化硅后槽内保留一定垂直高度的氮化硅；淀积氧化层并采用CMP与湿刻结合的方式去除部分氧化层，至其界面与分离栅上界面保持一定距离后刻蚀剩余氮化硅；淀积多晶并回刻形成控制栅。本发明所述方法采用氮化硅层屏蔽氧化层刻蚀的方式，形成下部分较窄的控制栅，所述控制栅工艺上易实现，同时减小控制栅与分离栅交叠从而降低栅源电容。分离栅上部分较大横截面积降低栅源电容及栅电荷的同时保证栅电阻基本不退化。CN113539833ACN113539833A权利要求书1/2页1.一种分离栅功率MOSFET器件的制造方法，其特征在于包括如下步骤：1)使用第一道掩模版在外延层上形成一系列的槽结构，包括有源区的控制栅槽和终端区的分离栅槽，其中控制栅槽和与之垂直的第一道终端区槽结构(122)通过MESA区隔开，随后在槽结构的内壁上形成第一介质层；2)在槽结构内淀积多晶硅，使多晶硅填满整个槽；3)使用第二道掩模版刻蚀步骤2)中所淀积的多晶硅，在有源区的控制栅槽的下半部分形成分离栅电极，在终端区的分离栅槽中形成完整的分离栅电极；4)淀积介质层填满所有的槽结构，使用第三道掩模版回刻，有源区的槽内、分离栅的上部形成的第二介质层，作为控制栅与分离栅电极之间的介质层；5)热生长或淀积一定厚度的牺牲氧化层，随后在槽结构内淀积氮化硅覆盖有源区及终端区；6)在槽结构内淀积氧化层，使氧化层填满整个槽，随后湿法刻蚀氧化层，使得刻蚀后氧化层的上表面低于MESA区氮化硅层的上表面；7)使用第四道掩模版湿法刻蚀掉有源区槽内的氧化层，随后干法刻蚀步骤5)中所淀积的氮化硅，使得槽内保留一定高度的垂直部分的氮化硅，且氮化硅的上表面低于MESA区硅层的上表面；8)在槽结构内淀积氧化层，使氧化层填满整个槽，随后先采用化学机械抛光的方式，再通过湿法刻蚀一定厚度的氧化层，至其上表面与分离栅多晶硅上表面之间保持一定的距离；再湿法刻蚀掉槽内剩余的氮化硅及步骤7)中热生长或淀积的牺牲氧化层；9)在有源区中控制栅槽的上半部分，热生长形成覆盖侧壁的栅介质层；随后在有源区中淀积多晶硅填满整个槽；10)刻蚀步骤9)所淀积的多晶硅，在有源区的控制栅槽内的上半部分形成控制栅电极；11)在外延层上表面形成第二导电类型阱区，使用第五道掩模版在第二导电类型阱区中形成第一导电类型源区；12)淀积氧化层，使用第六道掩模版在源区与分离栅引出区刻蚀接触孔；13)淀积金属，使用第七道掩模版在终端区，在部分有源区形成源极金属，在部分有源区形成栅极金属。2.根据权利要求1所述的一种分离栅功率MOSFET器件的制造方法，其特征在于：步骤1)中使用第一道掩模版在外延层上形成槽结构的过程中，使有源区的槽结构及与之垂直的第一道终端区槽结构(122)相连接。3.根据权利要求1所述的一种分离栅功率MOSFET器件的制造方法，其特征在于：步骤1)中形成的第一介质层采用k小于3.9的低k材料。4.根据权利要求1所述的一种分离栅功率MOSFET器件的制造方法，其特征在于：步骤4)中形成的第二介质层采用k小于3.9的低k材料。5.根据权利要求1所述的一种分离栅功率MOSFET器件的制造方法，其特征在于：步骤5)中不采取热生长或淀积牺牲氧化层的方式，而直接在槽结构内淀积氮化硅覆盖有源区及终端区。6.根据权利要求1所述的一种分离栅功率MOSFET器件的制造方法，其特征在于：步骤5)至步骤8)采用多晶硅代替氮化硅，如下：2CN113539833A权利要求书2/2页5)热生长或淀积一定厚度的牺牲氧化层，随后在槽结构内淀积多晶硅覆盖有源区及终端区；6)在槽结构内淀积氧化层，使氧化层填满整个槽，随后湿法刻蚀氧化层，使得刻蚀后氧化层的上表面略低于MESA区多晶硅层的上表面；7)使用第四道掩模版湿法刻蚀掉有源区槽内的氧化层