【精选】存储器原理与接口 (2).ppt

内存在计算机系统中的地位第3章存储器原理与接口一、存储器基础知识存储器的分类按用途和特点分类缓冲存储器（缓存CacheMemory）按存储器存取方式分类只读存储器ROM读写存储器RAMRAM的分类按构成存储器的器件和存储介质分类选择存储器件的考虑因素（性能指标）随机存取存储器RAM常见的典型SRAM芯片有Intel的“61”系列和“62”系列：例如常用的有6116、6216、6164、6264、62256等。该系列芯片的容量为XK×8位例如6116的容量为2K×8位它的地址线有11根数据线有8根控制线有3条片选信号CS、输出允许信号OE和读写控制信号WE。SRAM芯片6264只读存储器ROM常见的典型EPROM芯片有Intel的“27”系列：例如常用的有2716、2732、2764、27256等。该系列芯片的容量为XK×8位例如2732的容量为4K×8位它的地址线有12根数据线有8根控制线有3条片选信号CS、输出允许信号OE。EPROM芯片27643.2存储器与CPU的连接存储芯片与8086CPU的连接1.存储芯片数据线的处理位扩充(数据宽度扩充)2.存储芯片地址线的连接片内译码3.存储芯片片选端的译码地址扩充（字节数扩充）译码和译码器74LS138译码器74LS138译码器真值表74LS138有三条控制线G1只有当G1等于1等于0等于0时三－八译码器才能工作否则译码器输出全为高电平。输出信号Y0Y7是低电平有效的信号对应于ＣＢＡ的任何一种组合输入其８个输出端中只有一个是０其他７个输出均为１。线选法全译码法部分译码法线性选择法全译码法全译码法结构示意图全译码法的特点部分译码法部分译码法结构示意图片选端译码小结4.存储芯片的读写控制存储器子系统的设计一般遵循如下步骤：（1）根据系统中实际存储器容量确定存储器芯片的个数；（2）根据所选用存储芯片的容量画出地址分配图或列出地址分配表将地址信号分类为用于片内寻址的信号和用于片选的信号；（3）根据所扩展的存储子系统的数据宽度要求确定A0和BHE的连接方式；（4）连接数据线和片内寻址的地址线；（5）汇合M/IO、A0、BHE和用于片选的地址信号选用合适的译码器形成存储芯片的片选信号；（6）连接读写控制信号。ROM扩展电路设计实例(2)将主存范围展开78000H~78FFFH(3)用于片内寻址的信号和用于片选的信号6116片内地址线：存储容量为2K×8所以片内地址线为11条即：A0～A10因此8086系统地址总线中的A1～A11作为用于片内寻址的信号与6116片内地址线A0～A10相连；而A12～A19作为用于片选的信号与74LS138译码器相连；A0悬空即可。（4）连接数据线即数据线的低8位与偶存储体相连高8位与奇存储体相连；（5）连接读写控制信号即8086的RD信号与ROM芯片的OE相连；（6）汇合M/IO和用于片选的地址信号A12～A19选用74LS138译码器（可通过一些门电路）形成片选信号与存储芯片的CS相连。8086CPU的片选信号线与74LS138译码器的连接RAM扩展电路实例(2)将主存范围展开50000H~5FFFFH0000111111111110(3)用于片内寻址的信号和用于片选的信号61256片内地址线：存储容量为32K×8所以片内地址线为15条即：A0～A14因此8086系统地址总线中的A1～A15作为用于片内寻址的信号与62256芯片的A0～A14相连；而A0、BHE、A16～A19作为用于片选的信号与74LS138译码器相连。（4）连接数据线即数据线的低8位与偶存储体相连高8位与奇存储体相连；（5）连接读写控制信号即8086的RD信号与RAM芯片的OE相连8086的WR信号与RAM芯片的WR相连；（6）汇合M/IO、A0、BHE和用于片选的地址信号A16～A19选用74LS138译码器形成片选信号与存储芯片的CS相连。使用8086CPU内存扩展连线思考题三、微型机系统中存储器的体系结构1.层次化的总体结构存储器的层次化总体结构微型计算机的存储结构寄存器——位于CPU中主存——由半导体存储器(ROM/RAM)构成辅存——指磁盘、磁带、磁鼓、光盘等大容量存储器采用磁、光原理工作高速缓存(CACHE)——由静态RAM芯片构成