第05章存储器原理与接口.ppt

第五章存储器原理与接口5.1存储器分类一、有关存储器几种分类存储介质分类半导体存储器磁盘和磁带等磁表面存储器光电存储器按存取方式分类随机存储器RAM(RandomAccessMemory)只读存储器ROM（Read-OnlyMemory）串行访问存储器(SerialAccessStorage)按在计算机中的作用分类主存储器(内存)辅助存储器(外存)高速缓冲存储器二、半导体存储器的分类1、随机存取存储器RAM2、只读存储器ROM二、半导体存储器的分类1、随机存取存储器RAMa.静态RAM（ECL，TTL，MOS）b.动态RAM2、只读存储器ROMa.掩膜式ROMb.可编程的PROMc.可用紫外线擦除、可编程的EPROMd.可用电擦除、可编程的E2PROM等三、多层存储结构概念1、核心是解决容量、速度、价格间的矛盾，建立起多层存储结构。一个金字塔结构的多层存储体系充分体现出容量和速度关系2、多层存储结构寄存器Cache(高速缓存)内存磁盘磁道、光盘Cache—主存层次：解决CPU与主存的速度上的差距；主存—辅存层次：解决存储的大容量要求和低成本之间的矛盾。5.2、主存储器结构一、主存储器的主要技术指标存储容量存取速度可靠性功耗1、容量存储容量存储器可以容纳的二进制信息量称为存储容量（寻址空间，由CPU的地址线决定）实际存储容量：在计算机系统中具体配置了多少内存。2、存取速度存取时间是指从启动一次存储器操作到完成该操作所经历的时间，又称为读写周期。SDRAM:12ns10ns8nsRDRAM:1ns0.625ns3、可靠性可靠性是用平均故障间隔时间来衡量（MTBF,MeanTimeBetweenFailures）4、功耗功耗通常是指每个存储元消耗功率的大小二、主存储器的基本组成MOS型器件构成的RAM，分为静态和动态RAM两种，静态RAM通常有6管构成的触发器作为基本存储电路静态存储单元，动态RAM通常用单管组成基本存储电路。1、静态存储单元（2）动态存储单元（3）、结构地址译码输入输出控制存储体地址线一、8086CPU的管脚及功能8086是16位CPU。它采用高性能的N—沟道，耗尽型负载的硅栅工艺(HMOS)制造。由于受当时制造工艺的限制，部分管脚采用了分时复用的方式，构成了40条管脚的双列直插式封装二、8086的两种工作方式最小模式：系统中只有8086一个处理器，所有的控制信号都是由8086CPU产生。最大模式：系统中可包含一个以上的处理器，比如包含协处理器8087。在系统规模比较大的情况下，系统控制信号不是由8086直接产生，而是通过与8086配套的总线控制器等形成。三、最小模式下8086CPU总线产生（一）、地址线、数据线产生相关信号线及芯片1、AD15～AD0(AddressDataBus)地址/数据复用信号，双向，三态。在T1状态（地址周期）AD15～AD0上为地址信号的低16位A15～A0；在T2～T4状态（数据周期）AD15～AD0上是数据信号D15～D0。2、A19/S6～A16/S3(Address/Status)：地址/状态复用信号，输出。在总周期的T1状态A19/S6～A16/S3上是地址的高4位。在T2～T4状态，A19/S6～A16/S3上输出状态信息。MOV[2000H],AXS43、三态缓冲的8位数据锁存器74LS373(8282)A、CP正脉冲，DQB、CP为零，保持C、/OE=0，O0输出；否则高阻4、ALE(AddressLatchEnable)地址锁存使能信号，输出，高电平有效。用来作为地址锁存器的锁存控制信号。触发类型：上升沿，下降沿，高电平，低电平1、AD0－AD15，A16/S1－A19/S4出现地址信息；2、ALE发正脉冲，地址信息进74LS373；3、AD0－AD15转换为数据线,A16/S1－A19/S4输出状态1（二）、数据线驱动相关信号线及芯片1、双向数据总线收发器（8286，74LS245）两个功能：a、双向选择b、通道控制A、/OE控制通道/OE＝0，或门导通；/OE＝1，或门封锁；B、T控制方向T＝0，BAT＝1，AB2、/DEN(DataEnable)数据使能信号，输出，三态，低电平有效。表示CPU对数据线操作。用于数据总线驱动器的控制信号。3、DT/R(DataTransmit/Receive)：数据驱动器数据流向控制信号，输出，三态。在8086系统中，通常采用8286或8287作为数据总线的驱动器，用DT/R#信号来控制数据驱动器的数据传送方向。当DT/R#＝1时，进行数据发送；DT/R#＝0时，进行数据接收。1、如果CPU输出数据，DT/R＝1，三态门方向为AB,如果CPU输入数据，DT/R＝0，三态门方向为BA；2、/DEN有效，74LS245工作；3