存储器原理与接口.ppt

第五章存储器原理与接口5.1存储器分类
一、有关存储器几种分类
存储介质分类
半导体存储器
磁盘和磁带等磁表面存储器
光电存储器
按存取方式分类
随机存储器RAM(RandomAccessMemory)
只读存储器ROM（Read-OnlyMemory）
串行访问存储器(SerialAccessStorage)
按在计算机中的作用分类
主存储器(内存)
辅助存储器(外存)
高速缓冲存储器二、半导体存储器的分类

1、随机存取存储器RAM
2、只读存储器ROM
二、半导体存储器的分类

1、随机存取存储器RAM
a.静态RAM（ECL，TTL，MOS）
b.动态RAM

2、只读存储器ROM
a.掩膜式ROM
b.可编程的PROM
c.可用紫外线擦除、可编程的EPROM
d.可用电擦除、可编程的E2PROM等
绝缘层编程
使栅极带电
擦除
EPROM芯片上方有一个石英玻璃窗口
当一定光强的紫外线透过窗口照射时，所有存储电路中浮栅上的电荷会形成光电流泄放掉，使浮栅恢复初态。
一般照射20～30分钟后，读出各单元的内容均为FFH，说明EPROM中内容已被擦除。浮栅隧道氧化层MOS管Flotox(FloatinggateTunnelOxide)：浮栅与漏区间的氧化物层极薄（20纳米以下），称为隧道区。当隧道区电场大于107V/cm时隧道区双向导通。分类三、多层存储结构概念
1、核心是解决容量、速度、价格间的矛盾，建立起多层存储结构。
一个金字塔结构的多层存储体系充分体现出容量和速度关系2、多层存储结构
寄存器
Cache(高速缓存)
内存
磁盘
磁道、光盘
Cache—主存层次：
解决CPU与主存的速度上的差距；

主存—辅存层次：
解决存储的大容量要求和低成本之间的矛盾。5.2、主存储器结构
一、主存储器的主要技术指标
存储容量
存取速度
可靠性
功耗

1、容量存储容量
存储器可以容纳的二进制信息量称为存储容量（寻址空间，由CPU的地址线决定）
实际存储容量：在计算机系统中具体配置了多少内存。2、存取速度
存取时间是指从启动一次存储器操作到完成该操作所经历的时间，又称为读写周期。
SDRAM: 12ns10ns8ns
RDRAM: 1ns 0.625ns
3、可靠性
可靠性是用平均故障间隔时间来衡量（MTBF,MeanTimeBetweenFailures）
4、功耗
功耗通常是指每个存储元消耗功率的大小
二、主存储器的基本组成
MOS型器件构成的RAM，分为静态和动态RAM两种，静态RAM通常有6管构成的触发器作为基本存储电路静态存储单元，动态RAM通常用单管组成基本存储电路。
1、静态存储单元

（2）动态存储单元
（3）、结构

地址译码
输入输出控制
存储体
地址线
地址译码器：接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。
控制逻辑电路：接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入(双向)。
存储体：是存储芯片的主体，由基本存储元按照一定的排列规律构成。译码器一、8086CPU的管脚及功能

8086是16位CPU。它采用高性能的N—沟道，耗尽型负载的硅栅工艺(HMOS)制造。由于受当时制造工艺的限制，部分管脚采用了分时复用的方式，构成了40条管脚的双列直插式封装
二、8086的两种工作方式

最小模式：系统中只有8086一个处理器，所有的控 制信号都是由8086CPU产生。
最大模式：系统中可包含一个以上的处理器，比如 包含协处理器8087。在系统规模比较大 的情况下，系统控制信号不是由8086直 接产生，而是通过与8086配套的总线控 制器等形成。三、最小模式下8086CPU总线产生

（一）、地址线、数据线产生

相关信号线及芯片
1、AD15～AD0(AddressDataBus)
地址/数据复用信号，双向，三态。在T1状态（地址周期）AD15～AD0上为地址信号的低 16位A15～A0；在T2～T4状态（数据周期）AD15～AD0上是数据信号D15～D0。

2、A19/S6～A16/S3(Address/Status)：
地址/状态复用信号，输出。在总周期的T1状态A19/S6～A16/S3上是地址的高4位。在T2～T4状态，A19/S6～A16/S3上输出状态信息。MOV[2000H],AXS4
3、三态缓冲的8位数据锁存器74LS373(8282)A、CP正脉冲，DQ
B、CP为零，保持
C、/OE=0，O0输出；否则高阻
4、ALE(AddressLatchEnable)
地址锁存使能信号，输出，高电平有效。用来作为地址锁存器的锁存控制信号。

触发类型：上升沿，下降沿，高电平，低电平1、AD