沟槽式肖特基势垒二极管整流器件及制造方法.pdf

(19)中华人民共和国国家知识产权局*CN101901807A*(12)发明专利申请(10)申请公布号CN101901807A(43)申请公布日2010.12.01(21)申请号201010208580.5H01L21/762(2006.01)(22)申请日2010.06.23H01L21/329(2006.01)(71)申请人苏州硅能半导体科技股份有限公司地址215123江苏省苏州市工业园区星湖街328号2-B501单元(72)发明人刘伟王凡程义川(74)专利代理机构苏州创元专利商标事务所有限公司32103代理人马明渡(51)Int.Cl.H01L27/07(2006.01)H01L29/872(2006.01)H01L21/77(2006.01)权利要求书2页说明书5页附图6页(54)发明名称沟槽式肖特基势垒二极管整流器件及制造方法(57)摘要一种沟槽式肖特基势垒二极管整流器件及制造方法，本发明在现有沟槽式肖特基二极管整流器件基础上，利用沟槽中导电多晶硅T形头的两肩和延伸段二氧化硅层来遮蔽沟槽两侧的凸台结构顶角，克服凸台顶角与上金属层接触产生尖端放电效应，引起反向漏电变大，反向阻断能力下降的问题。在T形头的两侧面上设有介质侧墙，保护了凸台顶角侧面的二氧化硅层局部在制造过程中不受损伤，解决了凸台顶角侧面直接与上金属层接触，引起反向漏电变大，反向阻断能力下降的问题。另外，采用导电多晶硅替代常规上金属层铝、钛等材料来填充沟槽，一方面觖决了沟槽填充留下空洞，影响器件可靠性的问题，另一方面为器件的沟槽开口宽度与深度比例提供了更为灵活的设计空间。CN10987ACN101901807A权利要求书1/2页1.一种沟槽式肖特基势垒二极管整流器件，在俯视平面上，该器件的有源区由若干个肖特基势垒二极管单胞并联构成；在通过肖特基势垒二极管单胞中心的纵向截面上，每个肖特基势垒二极管单胞自下而上由下金属层(8)、N+单晶硅衬底(1)、N-外延层(2)和上金属层(6)叠加构成，其中在所述N-外延层(2)上部，横向间隔开设有沟槽(3)，两个相邻沟槽(3)之间的N-外延层(2)区域形成N-单晶硅凸台结构(4)，凸台结构(4)顶面与上金属层(6)接触形成肖特基势垒接触(7)，上金属层(6)构成沟槽式肖特基势垒二极管整流器件的阳极，下金属层(8)与N+单晶硅衬底(1)接触形成欧姆接触，下金属层(8)构成沟槽式肖特基势垒二极管整流器件的阴极；其特征在于：沟槽(3)内表面均匀生长有二氧化硅层(5)，且二氧化硅层(5)在沟槽(3)顶部开口处横向向两侧延伸形成延伸段，延伸段二氧化硅层(5)覆盖凸台结构(4)的顶角，沟槽(3)内填充导电多晶硅(11)，导电多晶硅(11)的截面呈T形，T形头高于N-外延层(2)顶面，T形头的两肩横向宽度大于沟槽(3)的横向开口宽度，T形头的两肩搭在延伸段二氧化硅层(5)上，使T形头的两肩和延伸段二氧化硅层(5)遮蔽沟槽(3)两侧的凸台结构(4)顶角，T形头的两侧面上设有介质侧墙(10)保护，T形头的顶面与上金属层(6)接触形成欧姆接触。2.一种根据权利要求1所述沟槽式肖特基势垒二极管整流器件的制造方法，其特征在于包括下列工艺步骤：第一步，在N型高掺杂浓度的N+单晶硅衬底(1)上，生长N型较低掺杂浓度的N-外延层(2)；第二步，在N-外延层(2)上表面生长介质层(12)，该介质层(12)为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；第三步，对介质层(12)实施光刻，定义出沟槽(3)图形；第四步，采用干法刻蚀方法，选择性除去未被光刻胶保护的介质层(12)，曝露出沟槽(3)图形对应的N-外延层(2)，而除去光刻胶后保留下来的介质层(12)作为介质硬掩膜；第五步，以介质硬掩膜作为保护，采用干法刻蚀方法选择性刻蚀曝露出的N-外延层(2)区域的单晶硅，在N-外延层(2)中形成沟槽(3)，沟槽(3)之间由介质硬掩膜保护的N-外延层(2)区域形成N-单晶硅凸台结构(4)；第六步，采用湿法腐蚀方法，选择性去除部分介质硬掩膜，使介质硬掩膜对应沟槽(3)的横向开口宽度大于N-外延层(2)内沟槽(3)的横向开口宽度，同时介质硬掩膜的厚度减薄；第七步，对整个结构上表面进行热氧化处理，氧与单晶硅反应在沟槽(3)内表面以及沟槽顶部开口处横向均匀生长出二氧化硅层(5)；第八步，在整个结构上表面沉积导电多晶硅(11)，导电多晶硅(11)填满表面具有二氧化硅层(5)的沟槽(3)以及沟槽(3)上方的开口空间；第九步，对沉积的导电多晶硅(11)实施干法刻蚀，自上向下去除整个结构表面的导电多晶硅，直到导电多晶硅的顶面低于介质硬掩膜顶面，同时高于N-外延层(2)顶面为止，使沟槽(3)位置保留下来的导电多晶硅(11)的截面呈T形；第十步，对整个结构上表面实施干法刻蚀