半导体器件及其制作方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利(10)授权公告号(10)授权公告号CNCN102543845102543845B(45)授权公告日2014.10.22(21)申请号201010620300.1(56)对比文件US2006/0012047A1,2006.01.19,说明书第(22)申请日2010.12.2922-40段，附图1-5.(73)专利权人中芯国际集成电路制造(北京)有CN1610965A,2005.04.27,全文.限公司US2010/0164119A1,2010.07.01,全文.地址100176北京经济技术开发区文昌大道审查员丁光炜18号专利权人中芯国际集成电路制造(上海)有限公司(72)发明人胡敏达周俊卿张海洋(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237代理人屈蘅李时云(51)Int.Cl.H01L21/768(2006.01)H01L23/522(2006.01)H01L23/528(2006.01)权权利要求书2页利要求书2页说明书6页说明书6页附图6页附图6页(54)发明名称半导体器件及其制作方法(57)摘要本发明公开了一种半导体器件及其制作方法，所述半导体器件制作方法包括：在半导体衬底表面依次形成第一介质层、第一阻挡层和第一硬掩膜层；刻蚀所述第一硬掩膜层、第一阻挡层和第一介质层形成第一沟槽；在所述第一沟槽内以及第一硬掩膜层表面形成第一金属层；执行第一次化学机械研磨工艺，去除所述第一硬掩膜层和部分第一金属层，保留部分或全部的第一阻挡层，以形成第一金属互连线。由于形成了第一阻挡层，可防止第一介质层的介电常数发生变化，提高半导体器件的可靠性。CN102543845BCN1025438BCN102543845B权利要求书1/2页1.一种半导体器件制作方法，包括：在半导体衬底表面依次形成第一介质层、第一阻挡层和第一硬掩膜层；刻蚀所述第一硬掩膜层、第一阻挡层和第一介质层形成第一沟槽；在所述第一沟槽内以及第一硬掩膜层表面形成第一金属层；执行第一次化学机械研磨工艺，去除所述第一硬掩膜层和部分第一金属层，保留部分或全部的第一阻挡层，以形成第一金属互连线；在所述第一金属互连线表面形成第一金属帽层；在所述第一阻挡层和第一金属帽层表面形成中间阻挡层；在所述中间阻挡层表面依次形成第二介质层、第二阻挡层和第二硬掩膜层；刻蚀所述第二硬掩膜层、第二阻挡层和部分第二介质层形成第二沟槽；刻蚀所述第二沟槽底部的第二介质层；刻蚀所述第二沟槽底部的中间阻挡层以形成通孔，所述通孔的截面宽度小于所述第一沟槽和第二沟槽的截面宽度；在所述第二沟槽和通孔内以及第二硬掩膜层表面形成第二金属层；执行第二次化学机械研磨工艺，去除第二硬掩膜层和部分第二金属层，保留部分或全部第二阻挡层，以形成与第一金属互连线电连接的第二金属互连线。2.如权利要求1所述的半导体器件制作方法，其特征在于，所述第一阻挡层、中间阻挡层和第二阻挡层的材料为掺氮的碳化硅。3.如权利要求1或2所述的半导体器件制作方法，其特征在于，所述第一阻挡层、中间阻挡层和第二阻挡层是利用化学气相沉积的方式形成的。4.如权利要求1所述的半导体器件制作方法，其特征在于，所述第一金属帽层的材料为CoWP、CoSnP、CoInP中的一种或其任意组合。5.如权利要求1或4所述的半导体器件制作方法，其特征在于，所述第一金属帽层是利用无电淀积的方式形成的。6.如权利要求1所述的半导体器件制作方法，其特征在于，所述第一介质层的材料为掺氟的氧化硅或掺碳的氧化硅。7.如权利要求1所述的半导体器件制作方法，其特征在于，执行第一次化学机械研磨工艺之后，形成所述第一金属帽层之前，还包括：执行预清洗工艺。8.一种半导体器件，其特征在于，包括：半导体衬底；形成于所述半导体衬底上的第一介质层和第一阻挡层；贯穿所述第一阻挡层和第一介质层的第一沟槽；形成于所述第一沟槽内的第一金属互连线，所述第一金属互连线的表面与所述第一阻挡层的表面齐平；形成于所述第一金属互连线表面的第一金属帽层；形成于所述第一阻挡层和第一金属帽层表面的中间阻挡层；依次形成于所述中间阻挡层表面的第二介质层和第二阻挡层；贯穿所述第二阻挡层和部分第二介质层的第二沟槽；与所述第二沟槽连通的通孔，所述通孔暴露所述第一金属帽层的表面，所述通孔的截2CN102543845B权利要求书2/2页面宽度小于所述第一沟槽和第二沟槽的截面宽度；形成于所述第二沟槽和通孔内的第二金属互连线，所述第二金属互连线与所述第一金属互连线电连接。3CN102543845B说明书1/6页半导体器件及其制作方法技术领域[0001]本发明涉及集成电路制造领域，特别是涉及一种半导体器件及其制作方法。背景技术[0002]目前，半导体器件的制造技术飞速发展，半导体器件已经具有深亚