半导体器件及其制作方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115915770A(43)申请公布日2023.04.04(21)申请号202211731309.9(22)申请日2022.12.30(71)申请人福建省晋华集成电路有限公司地址362200福建省泉州市晋江市集成电路科学园联华大道88号(72)发明人林毓纯陈笋弘刘安琪(74)专利代理机构北京聿宏知识产权代理有限公司11372专利代理师郑哲琦吴昊(51)Int.Cl.H10B43/35(2023.01)H10B43/27(2023.01)H10B41/35(2023.01)H10B41/27(2023.01)权利要求书2页说明书7页附图9页(54)发明名称半导体器件及其制作方法(57)摘要本发明公开了一种半导体器件及其制作方法。该半导体器件包括衬底、至少一堆叠层、第一金属层、第二金属层、通道结构、以及阻障层。堆叠层设置在衬底上，第一金属层、第二金属层设置在衬底上、分别位在堆叠层的下方与上方。通道结构设置在衬底上，部分重叠第二金属层、堆叠层、与部分的第一金属层。阻障层设置在第二金属层内，其中，阻障层夹设在第二金属层与通道结构之间，并且在水平方向上的最大宽度大于通道结构的最大宽度。由此，通过阻障层的设置可有效防止第二金属层所包括的金属离子扩散而污染通道结构。如此，可提升半导体器件的结构可靠性与性能。CN115915770ACN115915770A权利要求书1/2页1.一种半导体器件，其特征在于，包括：衬底；至少一堆叠层，设置在所述衬底上；第一金属层与第二金属层，设置在所述衬底上、分别位在所述至少一堆叠层的下方与上方；通道结构设置在所述衬底上，部分重叠所述第二金属层、所述至少一堆叠层、与部分的所述第一金属层；以及阻障层，设置在所述第二金属层内，其中，所述阻障层夹设在所述第二金属层与所述通道结构之间，所述阻障层在水平方向上的最大宽度大于所述通道结构的最大宽度。2.根据权利要求1所述的半导体器件，其特征在于，还包括：一隔离层，设置在所述阻障层与所述通道结构之间。3.根据权利要求2所述的半导体器件，其特征在于，所述阻障层、所述隔离层包括相同的材料。4.根据权利要求1所述的半导体器件，其特征在于，还包括：另一阻障层设置在所述第一金属层内，并与所述通道结构的底部部分重叠。5.根据权利要求4所述的半导体器件，其特征在于，所述阻障层、所述另一阻障层在水平方向上具有不同的的最大宽度。6.根据权利要求4所述的半导体器件，其特征在于，所述阻障层、所述另一阻障层直接接触所述至少一堆叠层。7.根据权利要求1所述的半导体器件，其特征在于，所述阻障层、所述另一阻障层的材料选自由氧化铟铝锌、氧化铟锡、掺杂的氧化铟镓锌、氮化钛、氮化钽、与氮化钨所组成的群组。8.根据权利要求1所述的半导体器件，其特征在于，所述通道结构包括功能层以及填充层，其中，所述填充层包括金属材料或绝缘材料。9.根据权利要求8所述的半导体器件，其特征在于，所述功能层包括通道层，以及介于所述通道层与所述填充层之间的绝缘层，所述通道层包括氧化铟镓锌或氧化铟锡，所述绝缘层包括高电介质常数电介质材料。10.根据权利要求8所述的半导体器件，其特征在于，所述功能层包括绝缘层，以及介于所述绝缘层与所述填充层之间的通道层，所述通道层包括硅或多晶硅，所述绝缘层包括氧化物层‑氮化物层‑氧化物层。11.一种半导体器件的制作方法，其特征在于，包括：提供衬底；在所述衬底上形成至少一堆叠层；在所述衬底上形成第一金属层与第二金属层，所述第一金属层与所述第二金属层分别位在所述至少一堆叠层的下方与上方；以及在所述衬底上形成通道结构，部分重叠所述第二金属层、所述至少一堆叠层、与部分的所述第一金属层；以及在所述衬底上形成阻障层，位在所述第二金属层内，其中，所述阻障层夹设在所述第二金属层与所述通道结构之间，所述阻障层在水平方向上的最大宽度大于所述通道结构的最2CN115915770A权利要求书2/2页大宽度。12.根据权利要求11所述的半导体器件的制作方法，其特征在于，还包括：在所述衬底上形成通道孔，贯穿所述第二金属层、所述至少一堆叠层、与部分的所述第一金属层。13.根据权利要求12所述的半导体器件的制作方法，其特征在于，在所述通道孔形成之前还包括：在所述第二金属层内形成第一阻障材料层；以及在所述通道孔形成时部分移除所述第一阻障材料层，形成所述阻障层。14.根据权利要求13所述的半导体器件的制作方法，其特征在于，在所述通道孔形成之前还包括：在所述第二金属层与所述第一阻障材料层上形成隔绝材料层；以及在所述通道孔形成时部分移除所述隔绝材料层，在所述第一阻障层与所述通道结构之间形成隔离层。15.根据权利要求13所述的半导体器件的制作方法，其特征在于，在所述通道孔形成之前还包括：在