形成半导体器件的双镶嵌结构的方法以及由其制造的半导体器件.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号(10)申请公布号CNCN103904024103904024A(43)申请公布日2014.07.02(21)申请号201310516715.8H01L21/311(2006.01)(22)申请日2013.10.28H01L23/522(2006.01)(30)优先权数据10-2012-01537532012.12.26KR(71)申请人第一毛织株式会社地址韩国庆尚北道(72)发明人文俊怜赵娟振李圣宰朴惟廷尹龙云李哲虎李忠宪(74)专利代理机构北京康信知识产权代理有限责任公司11240代理人余刚张英(51)Int.Cl.H01L21/768(2006.01)权权利要求书1页利要求书1页说明书4页说明书4页附图1页附图1页(54)发明名称形成半导体器件的双镶嵌结构的方法以及由其制造的半导体器件(57)摘要本发明公开了形成半导体器件的双镶嵌结构的方法以及由其制造的半导体器件。该方法包括：（a）在衬底上形成第一和第二绝缘层；（b）形成具有在第二绝缘层上形成通孔的图案的抗蚀剂掩模；（c）形成向下至第一绝缘层下端的通孔；（d）以旋涂法在通孔中和第二绝缘层上形成硬掩模层；（e）形成具有在硬掩模层上形成槽孔的图案的抗蚀剂掩模；（f）形成通过抗蚀剂掩模向下深入到第二绝缘层下端的第一槽孔；（g）去除通孔中和第二绝缘层上的硬掩模层的一部分；（h）通过去除通孔的顶角和第一槽孔的底角之间的第二绝缘层的一部分形成第二槽孔；（i）去除保留在通孔中和第二绝缘层上的硬掩模层；（j）通过用导电材料填充通孔和第二槽孔形成上部导线。CN103904024ACN103942ACN103904024A权利要求书1/1页1.一种形成半导体器件的双镶嵌结构的方法，包括：（a）在衬底上依次形成第一绝缘层和第二绝缘层；（b）形成具有用于在所述第二绝缘层上形成通孔的图案的抗蚀剂掩模；（c）形成向下至所述第一绝缘层下端的通孔；（d）以旋转涂布法在所述通孔中和所述第二绝缘层上形成硬掩模层；（e）形成具有用于在所述硬掩模层上形成槽孔的图案的抗蚀剂掩模；（f）形成通过所述抗蚀剂掩模向下深入到所述第二绝缘层下端的第一槽孔；（g）分别去除所述通孔中和所述第二绝缘层上的所述硬掩模层的一部分；（h）通过去除在所述通孔的顶角，即通孔顶角，和所述第一槽孔的底角，即槽孔底角，之间的所述第二绝缘层的一部分来形成第二槽孔；（i）去除保留在所述通孔中和所述第二绝缘层上的所述硬掩模层；以及（j）通过用导电材料填充所述通孔和所述第二槽孔来形成上部导线。2.根据权利要求1所述的方法，其中所述第二槽孔具有弯曲形状。3.根据权利要求1所述的方法，其中所述硬掩模层的形成（d）包括在温度为200℃至500℃下的热处理。4.根据权利要求1所述的方法，其中在所述抗蚀剂掩模的形成（e）之前，在所述硬掩模层上形成包含硅的辅助层。5.根据权利要求1所述的方法，还包括在所述硬掩模层的形成（d）之前形成底部抗反射涂层（BARC）。6.根据权利要求1所述的方法，其中在所述硬掩模层的形成（d）过程中，所述硬掩模层的厚度为至7.根据权利要求1所述的方法，其中在（f）中形成的所述第一槽孔具有基于100%的所述第一绝缘层和所述第二绝缘层的深度总和40%至80%的深度。8.根据权利要求1所述的方法，其中在去除（g）中的所述硬掩模层的一部分后，保留在所述通孔中和所述第二绝缘层上的所述硬掩模层分别为至以及至的厚度。9.一种包括多个图案的半导体器件，所述半导体器件是根据权利要求1-8任一项所述的形成半导体器件的双镶嵌结构的方法制造的。2CN103904024A说明书1/4页形成半导体器件的双镶嵌结构的方法以及由其制造的半导体器件[0001]相关申请的引用[0002]本申请要求于2012年12月26日提交于韩国知识产权局的韩国专利申请号10-2012-0153753的优先权和权益，其全部内容包括在此以供参考。技术领域[0003]在制造半导体器件的方法中，本发明公开了为铜线形成双镶嵌结构的方法。背景技术[0004]随着出现对半导体器件整合的需求，采用铜（Cu）线工艺替代传统的铝（Al）线工艺，以及采用使用低介电常数（低k）材料层替代传统氧化层作为绝缘层的双镶嵌工艺来提高半导体器件的特性，例如运行速度、电阻等等。[0005]双镶嵌工艺被划分为首先蚀刻通孔（viahole）然后形成槽孔（trenchhole）的先通孔双镶嵌工艺（via-firstdualdamascene）（VFDD）以及首先蚀刻槽孔然后形成通孔的先槽孔双镶嵌工艺（trench-firstdualdamascene）（TFDD）。当在蚀刻通孔然后用硬掩模组合物填充之后蚀刻槽孔时，通过调节通孔顶角（viatopcorne