TFT阵列基板的制作方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN105702623A(43)申请公布日2016.06.22(21)申请号201610074795.X(22)申请日2016.02.02(71)申请人武汉华星光电技术有限公司地址430070湖北省武汉市东湖开发区高新大道666号生物城C5栋(72)发明人郭远(74)专利代理机构深圳市德力知识产权代理事务所44265代理人林才桂(51)Int.Cl.H01L21/77(2006.01)权利要求书2页说明书6页附图8页(54)发明名称TFT阵列基板的制作方法(57)摘要本发明提供一种TFT阵列基板的制作方法，在源极与漏极上涂布形成平坦层后，先不做过孔处理，然后沉积并图案化公共电极层、沉积并图案化钝化保护层，在钝化保护层上形成过孔至露出平坦层后，再对平坦层进行灰化处理形成过孔以露出漏极，相比于现有的先在平坦层形成过孔后再沉积并图案化公共电极层的方法，该方法不会导致图案化公共电极层时导电材料残留于平坦层的过孔内而使平坦层过孔处出现短路的问题，另外在像素区域内在平坦层上通过采用灰化处理的干蚀刻方式形成过孔，可使形成的过孔具有较高的斜坡角度，从而一定程度可减少TFT的大小，有利于提高像素密度。CN105702623ACN105702623A权利要求书1/2页1.一种TFT阵列基板的制作方法，其特征在于，包括以下依次进行的步骤：形成源极与漏极的步骤；在源极与漏极上形成整面的有机光阻材料的平坦层(70)的步骤；在平坦层(70)上沉积并图案化公共电极层，得到公共电极(81)的步骤；在公共电极(81)上沉积钝化保护层(90)，并对钝化保护层(90)进行图案化处理，得到对应于漏极上方的过孔并露出平坦层(70)的步骤；对露出的平坦层(70)进行灰化处理，形成过孔以露出漏极的步骤；在钝化保护层(90)上沉积并图案化像素电极层，得到像素电极(95)的步骤。2.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，所述平坦层(70)通过涂布工艺形成。3.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，所述公共电极层、及像素电极层的材料为透明导电材料，通过镀膜工艺形成。4.如权利要求3所述的TFT阵列基板的制作方法，其特征在于，所述公共电极层、及像素电极层的材料为ITO。5.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，在图案化公共电极层的步骤中，对公共电极层图案化处理包括依次进行光阻涂布制程、曝光制程、显影制程、蚀刻制程、及光阻剥离制程。6.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，所述钝化保护层(90)为氮化硅层，所述钝化保护层(90)通过镀膜工艺形成。7.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，在图案化钝化保护层(90)的步骤中，对钝化保护层(90)图案化处理包括依次进行光阻涂布制程、曝光制程、显影制程、及蚀刻制程；在完成蚀刻制程后，直接进行下一步骤，在下一步骤中，对露出的平坦层(70)进行灰化处理的同时还包括对钝化保护层(90)上的光阻(93)进行灰化处理。8.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，具体包括如下步骤：步骤1、提供一衬底基板(10)，在所述衬底基板(10)上沉积第一金属层，对所述第一金属层进行图形化处理，得到遮光层(20)，在所述遮光层(20)与衬底基板(10)上沉积覆盖缓冲层(23)；步骤2、在所述缓冲层(23)上形成对应于遮光层(20)上方的第一多晶硅段(30)、及与第一多晶硅段(30)间隔设置的第二多晶硅段(40)；对所述第一多晶硅段(30)的中间区域进行P型轻掺杂，得到第一沟道区(32)，之后对所述第一多晶硅段(30)的两端进行N型重掺杂，得到位于两端的N型重掺杂区(31)；步骤3、在所述第一多晶硅段(30)、第二多晶硅段(40)、及缓冲层(23)上沉积栅极绝缘层(50)，在栅极绝缘层(50)上沉积第二金属层，对第二金属层进行图形化处理，得到分别对应于所述第一多晶硅段(30)与第二多晶硅段(40)中间区域的第一栅极(51)与第二栅极(52)；步骤4、对所述第一多晶硅段(30)上位于第一沟道区(32)与N型重掺杂区(31)之间的区域进行N型轻掺杂，得到N型轻掺杂区(33)，之后对所述第二多晶硅段(40)的两端进行P型重掺杂，得到位于两端的P型重掺杂区(41)、及位于两P型重掺杂区(41)之间的第二沟道区(42)；2CN105702623A权利要求书2/2页步骤5、在所述第一栅极(51)、第二栅极(52)、及栅极绝缘层(50)上沉积层间绝缘层(60)，对所述层间绝缘层(60)与栅极绝缘层(50)进行图形化处理，在所述层间绝缘层(60)与栅极绝缘层(50)上形成对应于N型重掺杂区(31)上方的