预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共15页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN105742171A(43)申请公布日2016.07.06(21)申请号201610119567.X(22)申请日2016.03.03(71)申请人上海格易电子有限公司地址201203上海市浦东新区张江高科技园区郭守敬路498号1幢502/15申请人北京兆易创新科技股份有限公司(72)发明人许毅胜熊涛刘钊舒清明(74)专利代理机构北京品源专利代理有限公司11332代理人胡彬邓猛烈(51)Int.Cl.H01L21/28(2006.01)H01L29/423(2006.01)权利要求书1页说明书5页附图8页(54)发明名称一种浮栅及其制备方法(57)摘要本发明公开了一种浮栅及其制备方法。所述制备方法包括:在衬底上依次形成衬垫氧化层和保护介质层,对所述保护介质层、所述衬垫氧化层和所述衬底进行图像化处理,形成有源区和浅沟槽隔离区,并对所述浅沟槽隔离区进行氧化层填充;剥离剩余保护介质层形成第一凹槽;在所述第一凹槽内壁上形成侧墙;去除剩余衬垫氧化层,以保留靠近所述侧墙的浅沟槽氧化层;依次去除所述侧墙和多余的浅沟槽氧化层,形成第二凹槽;在所述第二凹槽内露出的有源区上形成隧穿氧化层;在所述隧穿氧化层上形成栅极。本发明实施例提供的技术方案,在保证衬垫氧化层去除干净的前提下,避免了因相邻浮栅距离减小导致的浮栅器件的存储性能降低。CN105742171ACN105742171A权利要求书1/1页1.一种浮栅的制备方法,其特征在于,包括:在衬底上依次形成衬垫氧化层和保护介质层,对所述保护介质层、所述衬垫氧化层和所述衬底进行图像化处理,形成有源区和浅沟槽隔离区,并对所述浅沟槽隔离区进行氧化层填充;剥离剩余保护介质层形成第一凹槽;在所述第一凹槽内壁上形成侧墙;去除剩余衬垫氧化层,以保留靠近所述侧墙的浅沟槽氧化层;依次去除所述侧墙和多余的浅沟槽氧化层,形成第二凹槽;在所述第二凹槽内露出的有源区上形成隧穿氧化层;在所述隧穿氧化层上形成栅极。2.根据权利要求1所述的方法,其特征在于,剥离剩余保护介质层形成第一凹槽,包括:采用热硝酸剥离剩余保护介质层,以形成第一凹槽。3.根据权利要求1所述的方法,其特征在于,在所述第一凹槽内壁上形成侧墙,包括:在所述第一凹槽内表面以及所述浅沟槽氧化层上表面形成氮化硅层;去除所述第一凹槽内露出的衬垫氧化层上以及所述浅沟槽氧化层上表面的氮化硅层,形成所述侧墙。4.根据权利要求3所述的方法,其特征在于,在所述第一凹槽内表面以及所述浅沟槽氧化层上表面形成氮化硅层,包括:采用化学气相沉积工艺,在所述第一凹槽内表面以及所述浅沟槽氧化层上表面形成氮化硅层。5.根据权利要求3或4所述的方法,其特征在于,所述氮化硅层的厚度取值范围为6.根据权利要求3所述的方法,其特征在于,去除所述第一凹槽内露出的衬垫氧化层上以及所述浅沟槽氧化层上表面的氮化硅层,形成所述侧墙,包括:采用干法刻蚀工艺,去除所述第一凹槽内露出的衬垫氧化层上以及所述浅沟槽氧化层上表面的氮化硅层,形成所述侧墙。7.根据权利要求1所述的方法,其特征在于,依次去除所述侧墙和多余的浅沟槽氧化层,形成第二凹槽,包括:采用热硝酸剥离所述侧墙;通过湿法刻蚀去除多余的浅沟槽氧化层,形成第二凹槽。8.根据权利要求1所述的方法,其特征在于,在所述第二凹槽内露出的有源区上形成隧穿氧化层,包括:采用现场水汽生成工艺,在所述第二凹槽内露出的有源区上形成隧穿氧化层。9.根据权利要求1或8所述的方法,其特征在于,所述隧穿氧化层的厚度取值范围为10.一种浮栅,其特征在于,所述浮栅由权利要求1-9任一项所述的制备方法制得。2CN105742171A说明书1/5页一种浮栅及其制备方法技术领域[0001]本发明实施例涉及半导体领域,尤其涉及一种浮栅及其制备方法。背景技术[0002]浮栅晶体管被广泛应用于非易失性存储器中。浮栅型存储器件通过在浮栅上存储电荷来存储信息,具体的,当在浮栅晶体管的漏、栅极加上足够高的电压,源极和衬底接地时,漏极和衬底之间的PN结反向击穿,产生大量的高能电子,这些电子穿过很薄的隧穿氧化层堆积在浮栅上。当移去外加电压后,浮栅上的电子由于没有放电回路,而被长期保存。隧穿氧化层的作用包括阻断电子放电回路,因此其质量对器件的存储性能影响较大。[0003]现有技术制备浮栅的过程中,隧穿氧化层存在衬垫氧化层残留问题,由于衬垫氧化层质量较差,会导致浮栅电荷的泄露,进而降低浮栅型存储器件的存储性能。目前可以通过增加湿法刻蚀时间来解决衬垫氧化层的残留问题,但是延长刻蚀时间会刻蚀掉部分浅沟槽氧化层,导致相邻浮栅的间距变小,干扰增加。发明内容[0004]本发明提供一种浮栅及其制作方法,以改善浮栅器件的存储性能。[0005]第一方面,本发明实施