一种沟槽型半超结功率器件及其制作方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN105826375A(43)申请公布日2016.08.03(21)申请号201510007314.9(22)申请日2015.01.07(71)申请人北大方正集团有限公司地址100871北京市海淀区成府路298号方正大厦申请人深圳方正微电子有限公司(72)发明人李理马万里赵圣哲(74)专利代理机构北京路浩知识产权代理有限公司11002代理人李相雨(51)Int.Cl.H01L29/78(2006.01)H01L29/06(2006.01)H01L21/336(2006.01)权利要求书1页说明书5页附图8页(54)发明名称一种沟槽型半超结功率器件及其制作方法(57)摘要本发明公开了一种沟槽型半超结功率器件及其制作方法，其中制作方法包括：在衬底上形成双外延层，并进行刻蚀形成沟槽；在双外延层上方以及沟槽内形成P型硅；去除双外延层上方的全部P型硅以及沟槽内的部分P型硅；在双外延层以及沟槽内保留的P型硅上方形成氧化层，并在沟槽内填充多晶硅；去除双外延层上方的氧化层和多晶硅，对多晶硅进行N型离子注入，形成源区。采用双层外延片，一次沟槽刻蚀在沟槽下部形成P柱区域，利用氧化层作为隔离，在沟槽上部填充多晶硅形成沟道，工艺简单，降低了器件制造成本。双外延层以及保留的P型硅上方形成的氧化层将P型区域和N型区域分隔开，可以防止N区和P区之间相互扩散，提高了器件性能。CN105826375ACN105826375A权利要求书1/1页1.一种沟槽型半超结功率器件的制作方法，其特征在于，包括：在衬底上形成双外延层，并对所述双外延层进行刻蚀形成沟槽；在所述双外延层上方以及所述沟槽内形成P型硅；去除所述双外延层上方的全部P型硅以及所述沟槽内的部分P型硅；在所述双外延层以及所述沟槽内保留的P型硅上方形成氧化层，并在所述沟槽内填充多晶硅；去除所述双外延层上方的氧化层和多晶硅，对所述多晶硅进行N型离子注入，形成源区。2.根据权利要求1所述的制作方法，其特征在于，所述双外延层包括N型外延和P型外延，且所述N型外延直接形成在所述衬底上，所述P型外延形成在所述N型外延上。3.根据权利要求2所述的制作方法，其特征在于，所述沟槽内保留的P型硅的高度小于所述N型外延的高度。4.根据权利要求1所述的制作方法，其特征在于，所述衬底为单晶硅，且所述衬底为N型衬底。5.根据权利要求1所述的制作方法，其特征在于，所述沟槽的底部到达所述衬底的上表面。6.根据权利要求1所述的制作方法，其特征在于，采用热氧化工艺形成所述氧化层，所述氧化层为氧化硅。7.根据权利要求1所述的制作方法，其特征在于，采用干法刻蚀去除所述P型硅。8.根据权利要求1所述的制作方法，其特征在于，采用干法刻蚀或者化学机械抛光去除所述双外延层上方的氧化层和多晶硅。9.根据权利要求1-8中任一项所述的制作方法，其特征在于，形成源区后，所述方法还包括：形成介质层，并对所述介质层进行刻蚀形成接触孔；在所述介质层上方继续沉积一层金属层。10.一种沟槽型半超结功率器件，其特征在于，所述沟槽型半超结功率器件为采用权利要求1-9中任一项所述的制作方法得到。2CN105826375A说明书1/5页一种沟槽型半超结功率器件及其制作方法技术领域[0001]本发明涉及半导体技术领域，特别涉及一种沟槽型半超结功率器件及其制作方法。背景技术[0002]沟槽型垂直双扩散场效应晶体管(VerticalDoubleDiffusedMetalOxideSemiconductor，简称VDMOS)晶体管兼有双极晶体管和普通金属氧化物半导体(MetalOxideSemiconductor，简称MOS)器件的优点，无论是开关应用还是线形应用，VDMOS都是理想的功率器件。由于VDMOS的漏源两极分别在器件的两侧，使电流在器件内部垂直流通，增加了电流密度，改善了额定电流，单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。[0003]传统功率金氧半场效晶体管(MetalOxideSemiconductorFieldEffectTransistor，简称MOSFET)通常采用VDMOS结构，为了承受高耐压，需降低漂移区掺杂浓度或者增加漂移区厚度，但是会直接导致导通电阻急剧增大。一般传统功率MOSFET的导通电阻与击穿电压呈2.5次方关系，这个关系被称为“硅极限”。超结VDMOS基于电荷补偿原理，使器件的导通电阻与击穿电压呈1.32次方关系，能够很好地解决导通电阻和击穿电压之间的矛盾。和传统功率VDMOS结构相比，超结VDMOS采用交替的P-N结构替代传统功率器件中低掺杂漂移层作为电压维持层。超结VDMOS的本质是利用在漂移区中插入的P区(对N沟器件而言)所产生的电场对N区进行电荷补偿，达到