一种沟槽栅器件的制作方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN106024640A(43)申请公布日2016.10.12(21)申请号201610602972.7(22)申请日2016.07.28(71)申请人上海集成电路研发中心有限公司地址201210上海市浦东新区上海浦东张江高斯路497号申请人成都微光集电科技有限公司(72)发明人周伟赵宇航范春晖(74)专利代理机构上海天辰知识产权代理事务所(特殊普通合伙)31275代理人吴世华陈慧弘(51)Int.Cl.H01L21/336(2006.01)权利要求书1页说明书4页附图5页(54)发明名称一种沟槽栅器件的制作方法(57)摘要本发明公开了一种沟槽栅器件的制作方法，通过采用分步刻蚀工艺，形成相连通的经部分刻蚀的沟槽栅区和经完整刻蚀的隔离区，并填充隔离材料，然后采用原位再次定义沟槽栅区的方式形成沟槽栅，从而彻底消除了原来在沟槽栅与隔离区之间存在的残留硅漏电通路，减小了源漏之间的漏电，并可实现对沟槽栅区与隔离区的同步蚀刻，且与原沟槽栅制造工艺相兼容。CN106024640ACN106024640A权利要求书1/1页1.一种沟槽栅器件的制作方法，其特征在于，包括以下步骤：步骤S01：提供一具有沟道材料区的半导体衬底，在所述半导体衬底上形成刻蚀阻挡层；步骤S02：在刻蚀阻挡层上定义出隔离区和有源区，然后对隔离区的半导体衬底进行刻蚀，形成经部分刻蚀的隔离区；步骤S03：在有源区的刻蚀阻挡层上定义出沟槽栅区，然后对沟槽栅区和隔离区的半导体衬底同时进行刻蚀，形成相连通的经部分刻蚀的沟槽栅区和经完整刻蚀的隔离区；步骤S04：在器件表面形成一隔离材料层，将隔离区和沟槽栅区填满，并进行平坦化及去除刻蚀阻挡层；步骤S05：在半导体衬底上原有位置再次定义沟槽栅区，然后向下刻蚀隔离材料层，并停止在沟道材料区，形成沟槽栅开口；步骤S06：通过沟槽栅开口对沟道材料区进行注入，形成沟槽栅沟道调节，然后在沟槽栅开口内壁形成沟槽栅隔离层以及填充沟槽栅栅极材料，并进行平坦化，形成无漏电通道的沟槽栅；步骤S07：在沟槽栅两侧的半导体衬底中形成源区和漏区。2.根据权利要求1所述的沟槽栅器件的制作方法，其特征在于，步骤S02中，采用时间控制刻蚀工艺，形成对隔离区的向下部分蚀刻。3.根据权利要求1或2所述的沟槽栅器件的制作方法，其特征在于，步骤S02中，对隔离区的部分刻蚀深度为隔离区完整刻蚀深度的30％-70％。4.根据权利要求1所述的沟槽栅器件的制作方法，其特征在于，所述沟道材料区的掺杂类型与所述源区和漏区的掺杂类型相反。5.根据权利要求1所述的沟槽栅器件的制作方法，其特征在于，所述刻蚀阻挡层为由氮化硅/二氧化硅的组合形成的硬掩膜材料。6.根据权利要求1所述的沟槽栅器件的制作方法，其特征在于，步骤S04中，所述隔离材料层材料为二氧化硅、氮氧化硅或者高介电常数的绝缘材料。7.根据权利要求1所述的沟槽栅器件的制作方法，其特征在于，步骤S06中，所述沟槽栅栅极材料为导体或掺杂的半导体。8.根据权利要求1所述的沟槽栅器件的制作方法，其特征在于，通过对沟槽栅栅极材料进行预掺杂或与源区和漏区同步掺杂的方式，实现对沟槽栅的掺杂。9.根据权利要求1所述的沟槽栅器件的制作方法，其特征在于，所述半导体衬底为单晶硅、多晶硅、绝缘体上的硅或二氧化硅衬底。10.根据权利要求1所述的沟槽栅器件的制作方法，其特征在于，还包括步骤S08：形成所述源区、漏区、沟槽栅和半导体衬底的引出电极。2CN106024640A说明书1/4页一种沟槽栅器件的制作方法技术领域[0001]本发明涉及半导体器件加工技术领域，更具体地，涉及一种新型沟槽栅器件的制作方法。背景技术[0002]存储器作为基础核心芯片之一，一直以来被广泛应用于各类电子产品上。其中，非挥发性存储器(Nonvolatilememory，NVM)在断电情况下也可以长期保持数据状态，不会损耗。随着半导体工艺技术尺寸不断向小的方向发展，平面型非挥发性存储器在继续缩小存储器单元面积和减小漏电等方面出现了瓶颈，在器件性能方面也遇到了挑战。沟槽栅式非挥发性存储器的提出和实际开发使用找到了相应的解决方案，但在目前常规工艺的沟槽栅制造过程中碰到了一个现实的问题：器件的源、漏极之间由于存在残留的硅所形成的漏电通道，引起器件性能的下降，从而需要通过增加后续的工艺来解决。[0003]请参阅图1a和图1b，图1a和图1b是现有的一种沟槽栅器件的不同方向剖面示意图，如图1a所示，其显示沟槽栅器件垂直沟道方向的剖面结构，该沟槽栅器件包括：衬底100、位于衬底100上的沟道104、位于沟道104上的沟槽栅栅氧层105和沟槽栅103、位于沟槽栅两端的源区和漏区102以及隔离区101。[0004]然而，现有的上述沟槽