一种沟槽栅功率器件栅极制作方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN110459466A(43)申请公布日2019.11.15(21)申请号201810426855.9(22)申请日2018.05.07(71)申请人株洲中车时代电气股份有限公司地址412001湖南省株洲市石峰区时代路169号(72)发明人姚尧罗海辉肖强(74)专利代理机构北京聿宏知识产权代理有限公司11372代理人吴大建陈伟(51)Int.Cl.H01L21/28(2006.01)权利要求书1页说明书4页附图2页(54)发明名称一种沟槽栅功率器件栅极制作方法(57)摘要本发明涉及一种沟槽栅功率器件栅极制作方法，包括以下步骤：步骤一：提供半导体衬底；步骤二：在半导体衬底上刻蚀沟槽；步骤三：在半导体衬底的上表面和沟槽的内壁上形成栅极氧化层；步骤四：在半导体衬底的上表面淀积栅极材料并填满沟槽；步骤五：氧化栅极材料并形成氧化栅极材料层；步骤六：刻蚀氧化栅极材料层。本发明利用高温炉管氧化工艺，通过氧化半导体衬底上表面的多晶硅，产生厚度均匀的多晶硅氧化层。然后利用多晶硅氧化层相对多晶硅的高刻蚀选择比，通过干法或湿法刻蚀多晶硅氧化层，从而在沟槽内形成深度均匀的多晶硅，构成完整的栅极结构，从而提高阈值电压等器件参数的片内均匀性。CN110459466ACN110459466A权利要求书1/1页1.一种沟槽栅功率器件栅极制作方法，其特征在于，包括以下步骤：步骤一：提供半导体衬底；步骤二：在半导体衬底上刻蚀沟槽；步骤三：在半导体衬底的上表面和沟槽的内壁上形成栅极氧化层；步骤四：在半导体衬底的上表面淀积栅极材料并填满沟槽；步骤五：氧化半导体衬底上表面及沟槽顶部的栅极材料并形成氧化栅极材料层；步骤六：刻蚀氧化栅极材料层。2.根据权利要求1所述的沟槽栅功率器件栅极制作方法，其特征在于，步骤二中，在刻蚀所述沟槽之前，先在所述半导体衬底的上表面上涂覆光刻胶，通过光刻胶涂覆位置选择性地在半导体衬底上打开窗口，定义所需要刻蚀的沟槽。3.根据权利要求2所述的沟槽栅功率器件栅极制作方法，其特征在于，步骤二中，采用光刻胶做掩蔽，将打开的窗口从上往下深入刻蚀半导体衬底以形成具有预设宽度和深度的所述沟槽。4.根据权利要求1所述的沟槽栅功率器件栅极制作方法，其特征在于，步骤四中，采用化学气相沉积方法往所述半导体材料的上表面和沟槽内部同时淀积栅极材料。5.根据权利要求1所述的沟槽栅功率器件栅极制作方法，其特征在于，步骤五中，采用高温炉管氧化法来氧化所述栅极材料，在半导体衬底的上表面和沟槽外形成所述氧化栅极材料层。6.根据权利要求1所述的沟槽栅功率器件栅极制作方法，其特征在于，步骤六中，利用整面干法或湿法刻蚀氧化栅极材料层。7.根据权利要求1所述的沟槽栅功率器件栅极制作方法，其特征在于，所述沟槽的上端开口处的径向尺寸大于沟槽底端的径向尺寸，且沟槽的底部为圆底状。8.根据权利要求1所述的沟槽栅功率器件栅极制作方法，其特征在于，所述半导体衬底上刻蚀至少一个沟槽。9.根据权利要求1-8中任一项所述的沟槽栅功率器件栅极制作方法，其特征在于，所述半导体衬底材料为硅衬底、锗硅衬底、碳硅衬底或Ⅲ-Ⅴ族元素化合物衬底中的其中任一种。10.根据权利要求1-8任一项所述的沟槽栅功率器件栅极制作方法，其特征在于，所述栅极材料为多晶硅。2CN110459466A说明书1/4页一种沟槽栅功率器件栅极制作方法技术领域[0001]本发明属于半导体制造技术领域，具体涉及一种沟槽栅功率器件栅极制作方法。背景技术[0002]功率器件可分为功率IC(集成电路)器件和功率分立器件两类，功率分立器件又包括功率MOSFET(金属-氧化物半导体场效应晶体管)、大功率晶体管和IGBT(绝缘栅双极型晶体管)等器件。早期功率器件均是基于平面工艺生产，但随着半导体技术的发展，小尺寸、大功率、高性能成为了主要的发展趋势。以平面工艺MOSFET器件为例，由于其本身体内JFET(结型场效应晶体管)寄生电阻的限制，单个原胞的面积减小有限，这样就使增加原胞密度变得很困难，很难使平面工艺MOSFET的导通电阻(RDSON)进一步减小。沟槽工艺由于将沟道从水平变成垂直，消除了平面结构寄生JFET电阻的影响，使元胞尺寸大大缩小，在此基础上可增加原胞密度，提高单位面积芯片内沟道的总宽度，就可以使得器件在单位硅片上的沟道宽长比增大从而使电流增大、导通电阻下降以及相关参数得到优化，实现了更小尺寸的管芯拥有更大功率和高性能的目标，因此沟槽工艺越来越多运用于新型功率器件中。[0003]功率开关器件(例如VDMOS、IGBT、CoolMOS等)及其模块已经被广泛应用于汽车电子、开关电源以及工业控制等领域，是目前一大热门研究领域。而沟槽(Trench)结构的功率器件是目前最流行的功