一种功率器件栅极侧墙制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN106783568A(43)申请公布日2017.05.31(21)申请号201611226698.4(22)申请日2016.12.27(71)申请人株洲中车时代电气股份有限公司地址412001湖南省株洲市石峰区时代路169号(72)发明人姚尧杨鑫著文高蒋明明谭真华刘武平李超伟(74)专利代理机构北京集佳知识产权代理有限公司11227代理人罗满(51)Int.Cl.H01L21/28(2006.01)H01L29/423(2006.01)权利要求书1页说明书4页附图4页(54)发明名称一种功率器件栅极侧墙制备方法(57)摘要本发明公开了一种功率器件栅极侧墙制备方法，包括：步骤1，在完成功率器件主体的多晶硅栅极刻蚀后，在所述功率器件主体的表面以及多晶硅栅极侧壁设置预定厚度的绝缘层；步骤2，在所述绝缘层上沉积绝缘保护层；步骤3，整面干法刻蚀所述绝缘保护层，将所述多晶硅栅极上方以及所述多晶硅栅极之间的所述绝缘保护层刻蚀干净；步骤4，整面干法刻蚀所述多晶硅栅极之间的所述绝缘层。通过在功率器件主体的栅极绝缘侧墙外侧沉积一层绝缘保护层，在干法刻蚀过程中，保护功率器件主体的多晶硅栅极的绝缘侧墙免受损失，使其保留较厚的厚度，从而改善器件的漏电特性，提高产品可靠性。CN106783568ACN106783568A权利要求书1/1页1.一种功率器件栅极侧墙制备方法，其特征在于，包括：步骤1，在完成功率器件主体的多晶硅栅极刻蚀后，在所述功率器件主体的表面以及多晶硅栅极侧壁设置预定厚度的绝缘层；步骤2，在所述绝缘层上沉积绝缘保护层；步骤3，整面干法刻蚀所述绝缘保护层，将所述多晶硅栅极上方以及所述多晶硅栅极之间的所述绝缘保护层刻蚀干净；步骤4，整面干法刻蚀所述多晶硅栅极之间的所述绝缘层。2.如权利要求1所述功率器件栅极侧墙制备方法，其特征在于，所述绝缘层为SiN层、SiON层或SiO2层。3.如权利要求1或2所述功率器件栅极侧墙制备方法，其特征在于，所述绝缘层的厚度为100nm～1000nm。4.如权利要求1所述功率器件栅极侧墙制备方法，其特征在于，所述绝缘保护层为SiN层、SiON层或SiO2层。5.如权利要求1或4所述功率器件栅极侧墙制备方法，其特征在于，所述绝缘保护层的厚度为50nm～2000nm。6.如权利要求5所述功率器件栅极侧墙制备方法，其特征在于，所述绝缘保护层为PECVD、LPCVD或HPCVD沉积的绝缘保护层。7.如权利要求6所述功率器件栅极侧墙制备方法，其特征在于，所述功率器件主体为IGBT器件主体或VDMOS器件主体。2CN106783568A说明书1/4页一种功率器件栅极侧墙制备方法技术领域[0001]本发明涉及半导体器件制备技术领域，特别是涉及一种功率器件栅极侧墙制备方法。背景技术[0002]功率器件多晶硅栅极的绝缘层侧墙的材料种类及厚度与器件漏电存在密切联系。在平面栅功率器件(如IGBT、VDMOS等)的制程中，多晶硅栅极刻蚀后，一般会采用沉积或其它方式，在晶圆表面及多晶硅栅极侧壁形成一定厚度的绝缘层。该多晶硅栅极侧壁的绝缘层称之为栅极侧墙。接下来，需进行整面刻蚀来去除掉多晶硅栅极之间晶圆表面的绝缘层，打开接触电极的窗口。但是，此工艺方法会损耗绝缘侧墙的厚度，从而增加器件的漏电。[0003]为了解决这一问题，现有技术中的一种解决方案中，通过在打开接触电极窗口前，增加一道光刻工艺，可使绝缘侧墙免遭刻蚀。但该工艺方案也带来一个新的问题，即：光刻对准精度问题会影响左右的对称性，从而劣化器件性能。[0004]在另一种解决方案中，通过采用SiN作为多晶硅栅极侧墙，来保护栅极从而减小栅极漏电。但实际中SiN侧墙在刻蚀的过程中也会有损耗，导致对栅极漏电的抑制效果变差。发明内容[0005]本发明的目的是提供一种功率器件栅极侧墙制备方法，保护功率器件多晶硅栅极的绝缘侧墙免受损失，使其保留较厚的厚度，从而改善器件的漏电特性，提高产品可靠性。[0006]为解决上述技术问题，本发明实施例提供了一种功率器件栅极侧墙制备方法，包括：[0007]步骤1，在完成功率器件主体的多晶硅栅极刻蚀后，在所述功率器件主体的表面以及多晶硅栅极侧壁设置预定厚度的绝缘层；[0008]步骤2，在所述绝缘层上沉积绝缘保护层；[0009]步骤3，整面干法刻蚀所述绝缘保护层，将所述多晶硅栅极上方以及所述多晶硅栅极之间的所述绝缘保护层刻蚀干净；[0010]步骤4，整面干法刻蚀所述多晶硅栅极之间的所述绝缘层。[0011]其中，所述绝缘层为SiN层、SiON层或SiO2层。[0012]其中，所述绝缘层的厚度为100nm～1000nm。[0013]其中，所述绝缘保护层为SiN层、SiON层或SiO2层。[0014