预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共11页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN108732836A(43)申请公布日2018.11.02(21)申请号201810532874.X(22)申请日2018.05.29(71)申请人深圳市华星光电半导体显示技术有限公司地址518132广东省深圳市光明新区公明街道塘明大道9-2号(72)发明人曹武(74)专利代理机构深圳市德力知识产权代理事务所44265代理人林才桂刘巍(51)Int.Cl.G02F1/1362(2006.01)H01L27/12(2006.01)H01L21/77(2017.01)权利要求书1页说明书4页附图5页(54)发明名称COA阵列基板、制备方法及显示装置(57)摘要本发明涉及一种COA阵列基板、制备方法及显示装置。该COA阵列基板包括:设于基板上的TFT阵列;设于TFT阵列上方的图形化彩色滤光层图形;所述彩色滤光层图形在栅极线区域挖开,在数据线区域互相连接交叠;在数据线上方平行设有DBS公共电极走线;在栅极线区域设有沿栅极线方向延伸将相邻两DBS公共电极走线互相连接的至少一条ITO连接线,至少一条所述ITO连接线为沿彩色滤光层图形边界坡面底部延伸的ITO连接线。本发明还提供了相应的制备方法及显示装置。本发明的COA阵列基板、制备方法及显示装置设置一条在彩色滤光膜图形坡面边界底端的ITO连接线,利用ITO易形成残留的边界地势,稳定成膜,降低导通阻抗;同时还避免ITO连接线与金属走线的交叉,降低断路风险。CN108732836ACN108732836A权利要求书1/1页1.一种COA阵列基板,其特征在于,包括:设于基板上的TFT阵列;设于TFT阵列上方的图形化彩色滤光层图形;所述彩色滤光层图形在栅极线区域挖开,在数据线区域互相连接交叠;在数据线上方平行设有DBS公共电极走线;在栅极线区域设有沿栅极线方向延伸将相邻两DBS公共电极走线互相连接的至少一条ITO连接线,至少一条所述ITO连接线为沿彩色滤光层图形边界坡面底部延伸的ITO连接线。2.如权利要求1所述的COA阵列基板,其特征在于,在栅极线区域仅设有一条沿彩色滤光层图形边界坡面底部延伸的ITO连接线。3.如权利要求1所述的COA阵列基板,其特征在于,在栅极线区域设有一条ITO连接线,其大体上临近栅极线平行延伸并在TFT结构处转折以绕过TFT结构。4.如权利要求1所述的COA阵列基板,其特征在于,所述沿彩色滤光层图形边界坡面底部延伸的ITO连接线临近TFT结构设有分支连接线,所述分支连接线绕过TFT结构连接至DBS公共电极走线。5.如权利要求1所述的COA阵列基板,其特征在于,所述沿彩色滤光层图形边界坡面底部延伸的ITO连接线靠近彩色滤光层图形一侧的边界至少与彩色滤光层图形边界坡面底边对齐,或者有3微米以下的交叠;远离彩色滤光层图形一侧的边界至少距离彩色滤光层图形边界坡面底边1.5微米。6.如权利要求1所述的COA阵列基板,其特征在于,所述栅极线区域设有黑色隔垫物。7.一种显示装置,其特征在于,包括如权利要求1~6任一所述的COA阵列基板。8.一种COA阵列基板的制备方法,其特征在于,包括:在基板上制备TFT阵列;沉积第一绝缘保护层;制备图形化彩色滤光层图形,所述彩色滤光层图形在栅极线区域挖开,在数据线区域互相连接交叠;沉积第二绝缘保护层;制备ITO导电电极图形;所述ITO导电电极图形包括在数据线上方平行设置的DBS公共电极走线;以及在栅极线区域设置的沿栅极线方向延伸将相邻两DBS公共电极走线互相连接的至少一条ITO连接线,至少一条所述ITO连接线为沿彩色滤光层图形边界坡面底部延伸的ITO连接线。9.如权利要求8所述的COA阵列基板的制备方法,其特征在于,在栅极线区域仅设置一条沿彩色滤光层图形边界坡面底部延伸的ITO连接线。10.如权利要求8所述的COA阵列基板的制备方法,其特征在于,所述沿彩色滤光层图形边界坡面底部延伸的ITO连接线临近TFT结构设有分支连接线,所述分支连接线绕过TFT结构连接至DBS公共电极走线。2CN108732836A说明书1/4页COA阵列基板、制备方法及显示装置技术领域[0001]本发明涉及显示技术领域,尤其涉及一种COA阵列基板、制备方法及显示装置。背景技术[0002]在LCD制造中,主要有M1/M2/ITO(金属层1/金属层2/氧化铟锡)用作图形化电极层,在设计和制程中均需要保证成膜图形的间距,尤其是同层材料不同电极之间的安全距离(视尺寸分辨率等而定,以ITO为例一般5um左右),以防止短接或串扰。[0003]同时除了设计和工艺上可以预期的结果外,制程中也常会发生某一层电极图形化残留的问题,在某些非设定区域产生导电材料残留,根据程度不同会对面板显示质量产生影响。于生产经验中,该风险