内容提供者
阵列基板制备方法.pdf
2023-11-16
10金币
2.3MB
17页
是你****芹呀
实名认证
内容提供者
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10
亲，该文档总共17页，到这已经超出免费预览范围，如果喜欢就直接下载吧～
相关资料
阵列基板制备方法及阵列基板.pdf
本发明提供一种阵列基板制备方法及阵列基板，通过将承载衬底基板的第一电极的温度调节为预设温度，在利用工艺气体刻蚀金属膜层的过程中，小部分光刻胶层融化、剥落，在金属膜层未被光刻胶层覆盖的区域，刻蚀形成的凹陷部的侧壁形成保护层，保护层可以在刻蚀过程中保证已形成的凹陷部的侧壁不会被继续刻蚀，且在刻蚀过程中，将第一电极的温度保持在预设温度，使得保护层不会快速灰化。这样，在刻蚀完成后，金属走线的线宽大于刻蚀前预留的用于涂覆光刻胶的区域的宽度，因此，可以减小曝光后的光刻胶层的线宽，相应增加金属走线的线间距，从而避免短路
2023-11-15
10
567KB
阵列基板的制备方法和阵列基板.pdf
本申请实施例公开了一种阵列基板的制备方法和阵列基板，该方法包括提供一衬底；在衬底上依次形成第一金属层和第二金属层；在第二金属层上形成掩膜层；对第一金属层和第二金属层进行刻蚀，形成图案化的第一金属层和图案化的第二金属层；通过剥离液去除掩膜层，得到由图案化的第一金属层和图案化的第二金属层构成的栅极层；在图案化的第一金属层与图案化的第二金属层之间的金属沟槽内通入氧气，通过离子化处理的氧气对金属沟槽内残留的剥离液进行灰化，以去除金属沟槽内残留的剥离液。本申请在去除掩膜层后增加一道离子化氧气的灰化工艺，去除残留的剥
2023-11-05
10
652KB
阵列基板的制备方法、装置及阵列基板.pdf
本发明公开了一种阵列基板的制备方法，包括以下步骤：在衬底基板上形成栅极和栅极绝缘层；在所述栅极绝缘层上依次沉积形成至少两层非晶硅层，分别为第一非晶硅层和第二非晶硅层，其中，所述第一非晶硅层的沉积速率小于所述第二非晶硅层的沉积速率；在所述第二非晶硅层上依次沉积形成掺杂型非晶硅层和金属层，并图形化所述非晶硅层、所述掺杂型非晶硅层和所述金属层，以形成阵列基板。本发明还公开了一种阵列基板以及阵列基板的制备装置。本发明通过制备具有至少两层非晶硅层的主动开关阵列基板，改善了主动开关容易出现图像残留的问题。
2023-11-15
10
850KB
阵列基板的制备方法和阵列基板.pdf
本申请提供一种阵列基板的制备方法和阵列基板，该制备方法包括：提供衬底；在衬底上形成金属氧化物半导体层、阻氢层和含氢层；其中，阻氢层位于金属氧化物半导体层和含氢层之间；在形成阻氢层的步骤中包括：形成金属层；氧化处理部分金属层，保留其余部分金属层；其中，氧化处理的金属层形成阻氢层，保留的至少部分金属层与金属氧化物半导体层相对应，且分别形成金属氧化物薄膜晶体管的栅极层和有源层。阻氢层用于阻挡含氢层中的氢扩散到MO薄膜晶体管的有源层中。因此，本申请实施例提供的阵列基板的制备方法和阵列基板，能够提高金属氧化物薄膜晶
2023-11-06
10
2.2MB
阵列基板制备方法.pdf
本发明提供一种阵列基板制备方法，属于阵列基板检测技术领域，其可至少部分解决现有的阵列基板中无法及时检测出像素电极残留不良的问题。本发明的阵列基板制备方法包括于基底上形成多条第一引线的步骤和形成多个像素电极的步骤，其中，第一引线与像素电极在基底上的正投影无重叠，且它们的所在层间无绝缘层；阵列基板的制备方法还包括：形成多条与第一引线绝缘的连接线，每条连接线将至少两个像素电极电连接，多个通过连接线电连接的像素电极构成一条等效线，每条等效线至少有一个端部位于阵列基板边缘部；检测等效线与第一引线是否短路；除去至少部
2023-11-16
10
2.3MB