一种肖特基器件的制备方法及结构.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN109599443A(43)申请公布日2019.04.09(21)申请号201710916405.3(22)申请日2017.09.30(71)申请人华润微电子（重庆）有限公司地址401331重庆市沙坪坝区西永大道25号(72)发明人陈茜余俊良杨月星(74)专利代理机构上海光华专利事务所(普通合伙)31219代理人余明伟(51)Int.Cl.H01L29/872(2006.01)H01L21/329(2006.01)权利要求书2页说明书5页附图4页(54)发明名称一种肖特基器件的制备方法及结构(57)摘要本发明提供一种肖特基器件的制备方法及结构，该方法包括：在衬底上形成沟槽；用高密度等离子体气相沉积法在沟槽底部填充底部氧化层；在沟槽内填满光阻后去除沟槽外的氧化层；在沟槽侧壁上生长栅氧层并于沟槽内填充导电材料；去除沟槽上部的部分导电材料及栅氧层，在沟槽中部保留栅氧层及导电材料；在衬底表面、沟槽上部沉积肖特基金属层；在肖特金属层上形成电极层和金属引线层；电极层下凹填满沟槽的上部空间。本发明有利于在保持器件低漏电、耐压的基础上增加器件的抗反向浪涌能力，有效的降低相同器件面积下的沟槽型肖特基器件的正向导通电压，可缩小沟槽间距，减小特征尺寸，提高芯片集成度，并易于实现，成本可控。CN109599443ACN109599443A权利要求书1/2页1.一种肖特基器件的制备方法，其特征在于，包括以下步骤：S1在N型外延层衬底上形成沟槽；S2采用高密度等离子体气相沉积法在所述沟槽底部填充一定厚度的底部氧化层，然后去除所述底部氧化层上方沟槽侧壁上的氧化层；S3在所述沟槽内填满光阻，然后去除所述沟槽外的氧化层；S4去除所述光阻，然后在暴露的所述沟槽侧壁上生长栅氧层，并于所述沟槽内填充导电材料；S5去除所述沟槽上部的部分所述导电材料、上部侧壁上的栅氧层及所述沟槽外部的栅氧层，在所述沟槽中部保留栅氧层及导电材料；S6在所述N型外延层衬底表面、所述沟槽上部的侧壁及暴露出的所述栅氧层和导电材料的表面沉积肖特基金属层；S7在所述肖特金属层上形成电极层，并在所述电极层上形成金属引线层；所述电极层覆盖所述N型外延层衬底表面的肖特基金属层并下凹填满所述沟槽的上部空间。2.根据权利要求1所述的肖特基器件的制备方法，其特征在于：所述沟槽的宽度为0.1-1.2μm，深度为0.5-6μm。3.根据权利要求1所述的肖特基器件的制备方法，其特征在于：步骤S2采用高密度等离子体气相沉积氧化层之前，先在所述沟槽内形成一层牺牲氧化层，然后湿法腐蚀去除所述牺牲氧化层，再在所述沟槽内生长一层底层氧化层。4.根据权利要求3所述的肖特基器件的制备方法，其特征在于：所述牺牲氧化层厚度为10-125nm。5.根据权利要求1所述的肖特基器件的制备方法，其特征在于：采用湿法腐蚀去除步骤S2中所述底部氧化层上方沟槽侧壁上的氧化层、步骤S3中所述沟槽外部的氧化层、以及步骤S5中所述沟槽外部的栅氧层。6.根据权利要求1所述的肖特基器件的制备方法，其特征在于：所述底部氧化层的厚度为200-500nm。7.根据权利要求1所述的肖特基器件的制备方法，其特征在于：所述栅氧层的厚度为100-500nm。8.根据权利要求1所述的肖特基器件的制备方法，其特征在于：所述导电材料为多晶硅或金属。9.一种肖特基器件结构，其特征在于，包括：N型外延层衬底；沟槽，形成于所述N型外延层衬底上；底部氧化层，形成于所述沟槽底部；栅氧层，形成于所述沟槽中部侧壁上；导电材料，填充于所述沟槽中部；肖特基金属层，形成于所述N型外延层衬底表面及所述沟槽上部侧壁及所述栅氧层和所述导电材料的表面；电极层，形成于所述肖特基金属层表面并填满所述沟槽上部；以及金属引线层，形成于所述电极层上。2CN109599443A权利要求书2/2页10.根据权利要求9所述的肖特基器件结构，其特征在于：所述沟槽的宽度为0.1-1.2μm，深度为0.5-6μm。11.根据权利要求9所述的肖特基器件结构，其特征在于：所述底部氧化层的厚度为200-500nm。12.根据权利要求9所述的肖特基器件结构，其特征在于：所述栅氧层的厚度为100-500nm。13.根据权利要求9所述的肖特基器件结构，其特征在于：所述导电材料为多晶硅或金属。3CN109599443A说明书1/5页一种肖特基器件的制备方法及结构技术领域[0001]本发明涉及集成电路技术领域，特别是涉及一种肖特基器件的制备方法及结构。背景技术[0002]随着半导体技术的不断发展，功率器件作为一种新型器件，被广泛地应用于磁盘驱动、汽车电子等领域。功率器件需要能够承受较大的电压、电流以及功率负载。而现有MOS晶体管等器件无法满足上述需求，因此，为了满