多管脚半导体产品的封装方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN109904077A(43)申请公布日2019.06.18(21)申请号201910053957.5(22)申请日2019.01.21(71)申请人深圳赛意法微电子有限公司地址518038广东省深圳市福田区福保街道福田保税区桃花路16号(72)发明人谭伟忠彭帝华都俊兴周杰(74)专利代理机构广州市越秀区哲力专利商标事务所(普通合伙)44288代理人罗晶高淑怡(51)Int.Cl.H01L21/48(2006.01)H01L21/50(2006.01)H01L21/56(2006.01)权利要求书2页说明书7页附图4页(54)发明名称多管脚半导体产品的封装方法(57)摘要本发明公开了多管脚半导体产品的封装方法，包括贴芯片步骤、引线键合步骤、模封步骤以及电镀步骤；在电镀步骤之前增加切筋步骤和去毛刺步骤，电镀步骤之后增加分离步骤和成型步骤；进而可通过切筋步骤对模封后的引线框架中与管脚连接的连筋去除，并通过去毛刺处理将切筋过程产生的毛刺及模封溢胶去除，然后在通过对电镀之后的引线框架中的芯片单元进行分离以及管脚成型处理。本发明通过在电镀步骤之前加入切筋步骤，并通过去毛刺步骤对切筋过程中产生的金属毛刺进行去除，进而避免金属毛刺残留到最终产品中，影响后期用户使用时可能造成短路的风险。CN109904077ACN109904077A权利要求书1/2页1.多管脚半导体产品的封装方法，包括贴芯片步骤、引线键合步骤、模封步骤和电镀步骤；其中：贴芯片步骤：将芯片粘贴于引线框架的每个芯片单元的芯片承载区；引线键合步骤：将芯片承载区上的芯片的焊线区与引线框架上对应的芯片单元的对应管脚焊线区之间焊接引线；模封步骤：使用模封材料对引线框架进行封装，形成每个芯片单元的管脚焊线区、焊线和芯片承载区均被模封材料包裹的模封体；电镀步骤为：对引线框架上没有被模封材料包裹的金属区域进行电镀；其特征在于，所述电镀步骤之前还包括切筋步骤和去毛刺步骤，所述的电镀步骤之后还包括分离步骤和成型步骤，其中：切筋步骤：对封装后的引线框架中相邻芯片单元之间的连筋以及管脚之间的连筋进行切筋处理；去毛刺步骤：对切筋处理后的引线框架进行去毛刺处理；分离步骤：将电镀后的引线框架的边框切除，分离成单个的多管脚半导体器件；成型步骤：将每个所述多管脚半导体器件的管脚处理成预设的形状。2.根据权利要求1所述多管脚半导体产品的封装方法，其特征在于，所述引线框架包括边框和芯片单元组，所述芯片单元组包括两个芯片单元，所述芯片单元包括散热区和管脚区，所述散热区上设有芯片承载区，同一芯片单元组中的两个芯片单元的散热区通过第一连接筋连接，沿所述边框长度方向排布N行芯片单元组，N≥1，同一行芯片单元组之间通过第二连接筋连接；每一行芯片单元组均包括第一管脚区和第二管脚区，第一行芯片单元组的第一管脚区与边框固定连接，最后一行芯片单元组的第二管脚区与边框固定连接；第n行芯片单元组的第二管脚区与第n+1行芯片单元组的第一管脚区固定连接，n＝1、2……、N；所述芯片单元的管脚区包括若干管脚，所述管脚之间通过挡胶筋连接。3.根据权利要求2所述多管脚半导体产品的封装方法，其特征在于，所述每行芯片单元组包括数量为2A的芯片单元组，其中，第2a-1个芯片单元组与第2a个芯片单元组之间为第一预设距离，所述第2a个芯片单元组与第2a+1个芯片单元组之间为第二预设距离，所述第一预设距离大于所述第二预设距离，a＝1、2……、A；所述第2a-1个芯片单元组与第2a个芯片单元组之间通过第三连接筋连接，所述第2a个芯片单元组与第2a+1个芯片单元组之间通过所述第四连接筋连接。4.根据权利要求3所述多管脚半导体产品的封装方法，其特征在于，所述相邻两行芯片单元组之间设有第五连接筋，所述第n行芯片单元组的第二管脚区与第n+1行芯片单元组的第一管脚区均通过所述第五连接筋固定连接。5.根据权利要求4所述多管脚半导体产品的封装方法，其特征在于，所述切筋步骤具体为：首先切除相邻列芯片单元组之间的第四连接筋；然后再切除相邻列芯片单元组之间的第三连接筋；最后切除每个芯片单元的管脚之间的挡胶筋；所述分离步骤具体为：首先切断每个芯片单元的固定管脚，再切除引线框架的边框以及相邻两行芯片单元组之间的第五连接筋，使得管脚分离；然后切除每个芯片单元组中两个芯片单元的散热区之间的第一连接筋，使得引线框架分离成单个的多管脚半导体器件。6.根据权利要求5所述多管脚半导体产品的封装方法，其特征在于，所述分离步骤中切2CN109904077A权利要求书2/2页断每个芯片单元的固定管脚之前还包括：切除每行芯片单元组中的第2a个芯片单元组与第2a+1个芯片单元组之间的模封材料。7.根据权利要求5所述多管脚半导体产