半导体器件的制备方法和半导体器件.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN110890368A(43)申请公布日2020.03.17(21)申请号201811046234.4(22)申请日2018.09.07(71)申请人长鑫存储技术有限公司地址230000安徽省合肥市经济技术开发区翠微路6号海恒大厦630室(72)发明人不公告发明人(74)专利代理机构北京市铸成律师事务所11313代理人张臻贤王珺(51)Int.Cl.H01L27/108(2006.01)H01L21/8242(2006.01)权利要求书2页说明书10页附图13页(54)发明名称半导体器件的制备方法和半导体器件(57)摘要本发明实施例公开了一种半导体器件的制备方法和半导体器件。方法包括：提供具有多个有源区的衬底，有源区包括源漏极区，位线接触区，字线段和字线绝缘结构；在源漏极区上形成保护层，且保护层覆盖字线绝缘结构并具有在位线接触区上形成的接触通道，接触通道连通到位线接触区；形成缓冲材料层，覆盖保护层以及接触通道的侧壁；刻蚀缓冲材料层，保留缓冲材料层位于接触通道的侧壁的部分，以形成缓冲层，缓冲层再定义接触通道的宽度；在保护层上及接触通道内形成位线材料层，位线材料层还覆盖缓冲层；图案化位线材料层，以在所述接触通道之上形成高于保护层的位线层，位线层还具有一体形成在接触通道内的位线接触部。CN110890368ACN110890368A权利要求书1/2页1.一种半导体器件的制备方法，其特征在于，包括如下步骤：提供具有多个有源区的衬底，所述有源区包括源漏极区和在所述源漏极区之间的位线接触区，所述有源区在所述源漏极区和所述位线接触区之间设置字线段和掩埋所述字线段的字线绝缘结构，所述位线接触区相对凹陷于所述源漏极区；在所述源漏极区上形成保护层，且所述保护层覆盖所述字线绝缘结构并具有在所述位线接触区上形成的接触通道，所述接触通道连通到所述位线接触区；在所述接触通道内形成缓冲材料层，所述缓冲材料层覆盖所述保护层以及所述接触通道；刻蚀所述缓冲材料层，包括去除所述缓冲材料层位于所述保护层上的部分以及位于所述接触通道底部的部分，而保留所述缓冲材料层位于所述接触通道的侧壁的部分，以形成缓冲层，所述缓冲层再定义所述接触通道的宽度；在所述保护层上及所述接触通道内形成位线材料层，所述位线材料层还覆盖所述缓冲层；图案化所述位线材料层，以在所述接触通道之上形成高于所述保护层的位线层，所述位线层还具有一体形成在所述接触通道内的位线接触部。2.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述接触通道内形成缓冲材料层的步骤之前，还包括：在所述位线接触区上形成阻挡层，所述阻挡层位于所述接触通道内且覆盖所述位线接触区的上表面。3.根据权利要求2所述的半导体器件的制备方法，其特征在于，所述缓冲层位于所述阻挡层上，所述阻挡层的厚度范围为3～5纳米，所述阻挡层用于避免所述位线接触部和所述位线接触区直接接触造成的所述位线接触部向所述位线接触区的扩散。4.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述保护层上及所述接触通道内形成位线材料层的步骤之前，还包括：在所述位线接触区未被所述缓冲层覆盖的部分形成阻挡层，所述阻挡层位于所述接触通道内。5.根据权利要求4所述的半导体器件的制备方法，其特征在于，所述阻挡层形成于所述缓冲层之间，所述阻挡层的厚度范围为3～5纳米，所述阻挡层用于避免所述位线接触部和所述位线接触区直接接触造成的所述位线接触部向所述位线接触区的扩散。6.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述缓冲层贴附所述字线绝缘结构和所述保护层在所述接触通道内的侧表面，所述缓冲层用于避免所述位线层的所述位线接触部过于接近所述字线段而造成漏电流或电性干扰。7.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述缓冲层的厚度范围为3～5纳米，所述缓冲层的材料包括氧化硅、氮化硅、氧化铝中的一种或任意组合。8.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述位线层覆盖所述缓冲层在所述有源区上的上端面。9.根据权利要求2所述的半导体器件的制备方法，其特征在于，在所述位线接触区上形成阻挡层的步骤包括：形成覆盖所述保护层和填入所述接触通道的阻挡材料层；2CN110890368A权利要求书2/2页自所述阻挡材料层向下刻蚀，仅保留所述阻挡材料层位于所述位线接触区之上的一部分以形成所述阻挡层。10.根据权利要求1至9任一所述的半导体器件的制备方法，其特征在于，图案化所述位线材料层，以在所述接触通道之上形成高于所述保护层的位线层的步骤包括：使用遮罩遮盖所述位线材料层覆盖在所述位线接触区上的区域，以及遮盖所述位线材料层覆盖在所述保护层上且连接相邻两个所述接触通道之间的位线的区域；