半导体器件及其制备方法、封装件及其制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN111244054A(43)申请公布日2020.06.05(21)申请号201811434025.7(22)申请日2018.11.28(71)申请人长鑫存储技术有限公司地址230000安徽省合肥市经济技术开发区翠微路6号海恒大厦630室(72)发明人吴秉桓汪美里(74)专利代理机构北京律智知识产权代理有限公司11438代理人袁礼君阚梓瑄(51)Int.Cl.H01L23/482(2006.01)H01L23/48(2006.01)H01L21/768(2006.01)H01L21/60(2006.01)H01L25/065(2006.01)权利要求书2页说明书7页附图8页(54)发明名称半导体器件及其制备方法、封装件及其制备方法(57)摘要本发明半导体技术领域，提出一种半导体器件，该半导体器件包括堆叠结构以及电极；堆叠结构至少包含一个芯片；电极位于堆叠结构的侧表面，电极在芯片厚度方向的长度大于或等于芯片的厚度。该半导体器件避免采用微凸起连接，使堆叠结构的厚度减薄，有利于实现薄型化。电极设于堆叠结构的侧表面，不必在布线层设置连接处，设计电路时不必考虑预留连接位置，不会造成芯片上电路布局设置的限制。电极在芯片厚度方向的长度大于或等于芯片的厚度，便于连接多个芯片上的电路。CN111244054ACN111244054A权利要求书1/2页1.一种半导体器件，其特征在于，包括：堆叠结构，至少包含一个芯片；电极，位于所述堆叠结构的侧表面，所述电极在所述芯片厚度方向的长度大于或等于所述芯片的厚度。2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：布线层，设于所述芯片上，其中，所述布线层设置有多个信号端，多个所述信号端通过所述布线层与所述电极电连接。3.根据权利要求1所述的半导体器件，其特征在于，所述堆叠结构包括：第一芯片；第二芯片，设于所述第一芯片之上。4.根据权利要求3所述的半导体器件，其特征在于，所述第一芯片上设有第一布线层，所述第二芯片上设有第二布线层，所述第一布线层和所述第二布线层通过硅穿孔电连接。5.根据权利要求4所述的半导体器件，其特征在于，所述电极电连接于所述第一布线层、所述第二布线层中的一个或多个。6.根据权利要求2所述的半导体器件，其特征在于，所述芯片上设置有缺口，所述电极设置在所述缺口内。7.根据权利要求6所述的半导体器件，其特征在于，所述半导体器件还包括：凸块，设于所述电极的远离所述芯片的一面，所述凸块突出于所述缺口。8.根据权利要求7所述的半导体器件，其特征在于，所述凸块覆盖所述电极以及所述电极与所述布线层的连接处。9.一种封装件，其特征在于，包括：权利要求1～8任意一项所述的半导体器件；封装基板，设于所述堆叠结构的侧表面，并与所述电极电连接。10.根据权利要求9所述的封装件，其特征在于，所述封装件还包括：封装膜，设于所述堆叠结构的未设置所述封装基板的表面。11.一种半导体器件的制备方法，其特征在于，包括：形成堆叠结构，所述堆叠结构至少包含一个芯片；在所述堆叠结构的侧表面形成电极，所述电极在所述芯片厚度方向的长度大于或等于所述芯片的厚度。12.根据权利要求11所述的半导体器件的制备方法，其特征在于，形成堆叠结构前，所述半导体器件的制备方法还包括：在所述芯片上形成布线层，所述布线层与后续形成的所述电极电连接。13.根据权利要求11所述的半导体器件的制备方法，其特征在于，形成堆叠结构，包括：形成第一芯片；在所述第一芯片之上形成第二芯片。14.根据权利要求13所述的半导体器件的制备方法，其特征在于，所述第一芯片上设有第一布线层，所述第二芯片上设有第二布线层，在形成堆叠芯片结构前，所述制备方法还包括：在所述第一芯片上形成第一硅穿孔，所述第一硅穿孔电连接所述第一布线层和所述第2CN111244054A权利要求书2/2页二布线层。15.根据权利要求14所述的半导体器件的制备方法，其特征在于，在形成所述第一硅穿孔的同时，在所述第二芯片的密封区形成第二硅穿孔。16.根据权利要求15所述的半导体器件的制备方法，其特征在于，在所述堆叠结构的侧表面形成电极，包括：去除部分所述密封区或去除部分所述密封区以及部分所述第二硅穿孔使所述第二硅穿孔暴露形成所述电极，所述电极位于所述堆叠结构的侧表面。17.根据权利要求11所述的半导体器件的制备方法，其特征在于，在形成所述电极后，所述制备方法还包括：在所述电极的远离所述芯片的一面形成凸块。18.一种封装件的制备方法，其特征在于，包括：形成权利要求1～8任意一项所述的半导体器件；在所述堆叠结构的侧表面形成封装基板，所述封装基板与所述电极电连接。19.根据权利要求18所述的封装件的制备方法，其特征在于，在所述