半导体器件及其制备方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115528109A(43)申请公布日2022.12.27(21)申请号202211263287.8(22)申请日2022.10.14(71)申请人湖南三安半导体有限责任公司地址410000湖南省长沙市长沙高新开发区长兴路399号(72)发明人陈帅房育涛夏德洋张洁(74)专利代理机构北京维昊知识产权代理事务所(普通合伙)11804专利代理师刁益帆(51)Int.Cl.H01L29/778(2006.01)H01L29/06(2006.01)H01L29/10(2006.01)H01L29/41(2006.01)H01L21/335(2006.01)权利要求书2页说明书10页附图3页(54)发明名称半导体器件及其制备方法(57)摘要本披露公开了一种半导体器件及其制备方法。该半导体器件包括：依次叠置的衬底、缓冲层、沟道层和势垒层；若干层过渡层，其设置在势垒层上，其中，每一过渡层包括设置在势垒层上的第一P型掺杂GaN层和设置在第一P型掺杂GaN层上的第一P型掺杂层；盖帽层，其设置在过渡层上；栅极，其设置在盖帽层上；源极，其设置在势垒层上；漏极，其设置在势垒层上，与源极分别设置在栅极的两侧；其中，第一P型掺杂GaN层的掺杂浓度被配置为随靠近第一P型掺杂层所在一侧向靠近衬底所在一侧降低。本披露公开的技术方案能够改善了非栅区域迁移率下降的问题。CN115528109ACN115528109A权利要求书1/2页1.一种半导体器件，其特征在于，包括：衬底(1)；缓冲层(2)，其设置在所述衬底(1)上；沟道层(3)，其设置在所述缓冲层(2)上；势垒层(4)，其设置在所述沟道层(3)上；若干层过渡层(5)，其设置在势垒层(4)上，其中，每一所述过渡层(5)包括设置在势垒层(4)上的第一P型掺杂GaN层(51)和设置在所述第一P型掺杂GaN层(51)上的第一P型掺杂层(52)；盖帽层(6)，其设置在所述过渡层(5)上；栅极(10)，其设置在所述盖帽层(6)上；源极(7)，其设置在势垒层(4)上；漏极(8)，其设置在势垒层(4)上，与所述源极(7)分别设置在所述栅极(10)的两侧；其中，所述第一P型掺杂GaN层(51)的掺杂浓度被配置为随靠近所述第一P型掺杂层(52)所在一侧向靠近所述衬底(1)所在一侧降低。2.根据权利要求1所述的半导体器件，其特征在于，所述第一P型掺杂层(52)的掺杂浓度介于5E+19cm‑3至6E+19cm‑3之间。3.根据权利要求1所述的半导体器件，其特征在于，所述第一P型掺杂层(52)的掺杂浓度大于所述第一P型掺杂GaN层(51)的掺杂浓度。4.根据权利要求1所述的半导体器件，其特征在于，所述第一P型掺杂层(52)的掺杂浓度大于所述盖帽层(6)。5.根据权利要求4所述的半导体器件，其特征在于，所述盖帽层(6)的掺杂浓度介于3E+18cm‑3至4.5E+19cm‑3之间。6.根据权利要求1所述的半导体器件，其特征在于，所述第一P型掺杂GaN层(51)的厚度介于3nm至6nm之间。7.根据权利要求1所述的半导体器件，其特征在于，所述第一P型掺杂层(52)的厚度介于5nm至10nm之间。8.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：钝化层(9)，其设置在所述势垒层(4)上，所述钝化层(9)位于所述源极(7)与所述栅极(10)之间，以及所述漏极(8)与所述栅极(10)之间。9.根据权利要求1所述的半导体器件，其特征在于，所述若干层过渡层中，最靠近所述衬底的过渡层中的第一P型掺杂GaN层的厚度最厚。10.一种半导体器件的制备方法，其特征在于，包括：提供一半导体外延结构，其中，所述半导体外延结构包括：衬底，设置所述衬底上的缓冲层，设置在所述缓冲层上的沟道层以及设置在所述沟道层上的势垒层；在所述半导体外延结构上设置若干层预制过渡层，其中，每一所述预制过渡层包括设置在所述势垒层上的本征u‑GaN层和设置在本征u‑GaN层上的重掺杂P型层；在所述预制过渡层上形成原始盖帽层；刻蚀所述原始盖帽层和所述预制过渡层，并在刻蚀所述原始盖帽层和所述预制过渡层后对所述半导体器件进行高温回火，以让所述预制过渡层形成为过渡层；其中，所述过渡层2CN115528109A权利要求书2/2页中的第一P型掺杂层由所述重掺杂P型层形成的，所述过渡层中的第一P型掺杂GaN由所述本征u‑GaN层形成；所述第一P型掺杂GaN层的掺杂浓度被配置为随靠近所述第一P型掺杂层所在一侧向靠近所述衬底所在一侧降低。11.根据权利要求10所述的半导体器件的制备方法，其特征在于，在刻蚀所述原始盖帽层和所述预制过渡层后对所述半导体器件进行高温回火，以让所述预制过渡层形成为过渡层中，在刻蚀所述原始盖帽层和所述