半导体器件及其制备方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115775825A(43)申请公布日2023.03.10(21)申请号202211533975.1(22)申请日2022.11.30(71)申请人中国科学院微电子研究所地址100029北京市朝阳区北土城西路3号(72)发明人李俊杰刘恩序周娜高建峰李俊峰李永亮罗军王文武(74)专利代理机构北京兰亭信通知识产权代理有限公司11667专利代理师陈晓瑜(51)Int.Cl.H01L29/06(2006.01)H01L29/10(2006.01)H01L29/78(2006.01)H01L21/336(2006.01)B82Y40/00(2011.01)权利要求书2页说明书6页附图8页(54)发明名称半导体器件及其制备方法(57)摘要本发明提供一种半导体器件及其制备方法，半导体器件，包括：衬底；衬底上相对设置的源极和漏极；纳米堆叠结构，源极和漏极分别位于纳米堆叠结构的相对的两侧；纳米堆叠结构包括多个导电纳米片，多个导电纳米片与衬底的表面平行，多个导电纳米片沿垂直于衬底的方向间隔堆叠，导电纳米片两端分别嵌入源极和漏极；以及环绕式栅极；其中，导电纳米片平行于衬底的表面开设有容纳槽；容纳槽内填充有外延层，外延层的载流子迁移率高于导电纳米片的载流子迁移率，外延层与相应的导电纳米片形成复合式纳米片；环绕式栅极环绕于多个复合式纳米片的周侧。本发明能够提高半导体器件的驱动性能。CN115775825ACN115775825A权利要求书1/2页1.一种半导体器件，包括：衬底；所述衬底上相对设置的源极和漏极；纳米堆叠结构，所述纳米堆叠结构设置在所述衬底上；所述源极和所述漏极分别位于所述纳米堆叠结构的相对的两侧；所述纳米堆叠结构包括多个导电纳米片，多个所述导电纳米片与衬底的表面平行，多个所述导电纳米片沿垂直于所述衬底的方向间隔堆叠，所述导电纳米片两端分别嵌入所述源极和所述漏极；以及环绕式栅极；其特征在于，所述导电纳米片平行于衬底的表面开设有容纳槽；所述容纳槽内填充有外延层，所述外延层的载流子迁移率高于所述导电纳米片的载流子迁移率，所述外延层与相应的导电纳米片形成复合式纳米片；所述环绕式栅极环绕于多个所述复合式纳米片的周侧。2.根据权利要求1所述的半导体器件，其特征在于，所述导电纳米片的材料包括：硅；所述容纳槽的深度不小于1nm；所述导电纳米片在所述容纳槽位置处的厚度范围为1nm至3nm。3.根据权利要求1所述的半导体器件，其特征在于，所述外延层的材料包括：锗和硅锗中的至少一种。4.根据权利要求1或3所述的半导体器件，其特征在于，所述外延层中锗的浓度不低于5％。5.根据权利要求1所述的半导体器件，其特征在于，所述外延层的材料包括：砷化镓、氮化镓和磷化铟中的至少一种。6.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：保护介质层和三组接触电极；所述保护介质层覆盖所述源极、所述漏极和所述栅极，所述接触电极贯穿所述保护介质层，三组所述接触电极分别与所述源极、所述漏极和所述环绕式栅极电接触。7.一种半导体器件的制备方法，其特征在于，包括：提供衬底；在所述衬底上形成源极、漏极和堆叠区域，所述源极和所述漏极设置于所述堆叠区域的相对两侧，所述堆叠区域包括：纳米堆叠结构和多个牺牲层，所述纳米堆叠结构包括多个导电纳米片，多个所述导电纳米片与衬底的表面平行，多个所述导电纳米片和多个所述牺牲层沿垂直于所述衬底的方向交替堆叠，所述堆叠区域中离所述衬底最近的层结构为所述牺牲层，所述导电纳米片两端分别嵌入所述源极和所述漏极；释放所述堆叠区域，以去除所述牺牲层；选择性刻蚀所述导电纳米片，以在所述导电纳米片平行于衬底的表面形成容纳槽；在所述容纳槽内外延出外延层，所述外延层的载流子迁移率高于所述导电纳米片的载流子迁移率，所述外延层与相应的导电纳米片形成复合式纳米片；形成环绕式栅极，所述环绕式栅极环绕于多个所述复合式纳米片的周侧。8.根据权利要求7所述的制备方法，其特征在于，所述在所述衬底上形成源极、漏极和堆叠区域的步骤进一步包括：在所述衬底上形成侧墙、第一介质层和假栅，所述第一介质层设置于所述衬底朝向所2CN115775825A权利要求书2/2页述源极的一侧，所述第一介质层覆盖所述源极和所述漏极，所述假栅设置于所述堆叠区域背离所述衬底的一侧，所述侧墙设置于所述假栅和所述堆叠区域相对两侧，所述假栅和所述侧墙背离所述衬底的一端均露出所述第一介质层，所述导电纳米片两端分别穿过对应的所述侧墙并嵌入所述源极和所述漏极，所述侧墙用于将所述假栅和所述牺牲层与所述源极和所述漏极进行隔离。9.根据权利要求8所述的制备方法，其特征在于，在所述选择性刻蚀所述导电纳米片的步骤之前，所述制备方法还包括：去除所述假栅；所述形成环绕式栅极