深沟槽功率器件及其制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN112133750A(43)申请公布日2020.12.25(21)申请号201910555460.3(22)申请日2019.06.25(71)申请人华润微电子（重庆）有限公司地址401331重庆市沙坪坝区西永镇西永路367号四楼(72)发明人陈茜(74)专利代理机构上海光华专利事务所(普通合伙)31219代理人施婷婷(51)Int.Cl.H01L29/78(2006.01)H01L29/423(2006.01)H01L29/06(2006.01)H01L21/336(2006.01)权利要求书2页说明书8页附图10页(54)发明名称深沟槽功率器件及其制备方法(57)摘要本发明提供一种深沟槽功率器件及其制备方法，包括：位于半导体基板上的外延层；位于元胞区的阱区内的多个沟槽栅，各沟槽栅间隔排布，各沟槽栅之间设置有源区；位于沟槽栅上层的源极电极及栅极电极，源极电极包括依次由下至上叠置的第一导电多晶硅层，第一金属硅化物层及第一金属层；以及位于终端保护区内的截止环结构。本发明的深沟槽功率器件及其制备方法保留自对准工艺的优点，有效增加元胞密度；通过大片多晶硅，使钛硅化物变相充分，避免漏电或雪崩能量应力变弱的情况，提高器件性能；将终端保护区的多晶硅通过沟槽直接接出，减小外围区域的面积，有利于芯片尺寸的减小。CN112133750ACN112133750A权利要求书1/2页1.一种深沟槽功率器件，其特征在于，所述深沟槽功率器件至少包括：位于半导体基板上的外延层，所述外延层包括元胞区及终端保护区，所述终端保护区位于所述元胞区的外围；位于所述元胞区的阱区内的多个沟槽栅，多个所述沟槽栅间隔排布，多个所述沟槽栅之间设置有源区，所述源区与所述沟槽栅的上表面齐平；位于所述沟槽栅上层的源极电极及栅极电极，所述源极电极包括依次由下至上叠置的第一导电多晶硅层、第一金属硅化物层及第一金属层；位于所述终端保护区内的截止环结构；位于所述外延层下表面的衬底及位于所述衬底下表面的漏区。2.根据权利要求1所述的深沟槽功率器件，其特征在于：所述衬底、所述外延层及所述源区的导电类型相同，所述阱区的导电类型与所述衬底、所述外延层及所述源区的导电类型相反。3.根据权利要求1所述的深沟槽功率器件，其特征在于：各沟槽栅之间的间距不大于0.2微米。4.根据权利要求1所述的深沟槽功率器件，其特征在于：所述沟槽栅包括位于侧壁及底部的栅氧化物层，填充于所述栅氧化物层内部的栅多晶硅层，以及填充于所述栅氧化物层内部且位于所述栅多晶硅层上的绝缘介质层。5.根据权利要求1所述的深沟槽功率器件，其特征在于：所述栅极电极包括依次由下至上叠置的第二导电多晶硅层、第二金属硅化物层及第二金属层。6.根据权利要求1～5任意一项所述的深沟槽功率器件，其特征在于：所述截止环结构包括位于沟槽侧壁及底部的截止环氧化物层，填充于所述截止环氧化物层内部的截止环多晶硅层、依次叠置于所述截止环多晶硅层上的第三导电多晶硅层、第三金属硅化物层及第三金属层，其中，所述截止环多晶硅层的上表面与所述截止环氧化物层的上表面齐平。7.一种如权利要求1～6任意一项所述的深沟槽功率器件的制备方法，其特征在于，所述深沟槽功率器件的制备方法至少包括：1)提供一半导体基板，于所述半导体基板上形成外延层，于所述外延层的元胞区中形成第一沟槽，于所述外延层的终端保护区中形成第二沟槽；2)于步骤1)形成的器件表面形成氧化物层，于所述氧化物层上形成第一多晶硅层，所述第一多晶硅层填充于所述第一沟槽及所述第二沟槽内且覆盖所述氧化物层；3)将所述元胞区的第一多晶硅层的上表面刻蚀至低于所述外延层的上表面以形成栅多晶硅层，将所述终端保护区的第一多晶硅层的上表面刻蚀至与所述外延层的上表面齐平以形成截止环多晶硅层；4)于所述元胞区的外延层中注入第一杂质离子以形成阱区，于所述阱区中注入第二杂质离子以形成源区；5)于器件表面形成绝缘介质层，保留所述元胞区与所述终端保护区之间的绝缘介质层，将其他区域的所述绝缘介质层刻蚀至所述氧化物层的上表面，并将所述氧化物层刻蚀至所述外延层的表面，以于所述元胞区形成栅氧化物层，于所述终端保护区形成截止环氧化物层；6)于器件表面形成第二多晶硅层；2CN112133750A权利要求书2/2页7)刻蚀所述第二多晶硅层以确定源极电极及栅极电极的区域；8)于所述第二多晶硅层上依次形成金属硅化物层及金属层。8.根据权利要求7所述的深沟槽功率器件的制备方法，其特征在于：所述深沟槽功率器件的制备方法还包括：在步骤2)之前于器件表面形成牺牲层，再去除所述牺牲层。9.根据权利要求7所述的深沟槽功率器件的制备方法，其特征在于：采用低压热解正硅酸乙酯或高密度电浆辅助化学气相沉积的方式形成所述绝