一种可组合式的三维多芯片封装结构.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN112864147A(43)申请公布日2021.05.28(21)申请号202110064002.7H01Q1/22(2006.01)(22)申请日2021.01.18(71)申请人华南理工大学地址510640广东省广州市天河区五山路381号(72)发明人朱浩慎陈智睿冯文杰薛泉(74)专利代理机构广州海心联合专利代理事务所(普通合伙)44295代理人黄为冼俊鹏(51)Int.Cl.H01L25/16(2006.01)H01L23/367(2006.01)H01L23/538(2006.01)H01L23/552(2006.01)H01L23/66(2006.01)权利要求书1页说明书4页附图3页(54)发明名称一种可组合式的三维多芯片封装结构(57)摘要本发明公开了一种可组合式的三维多芯片封装结构，涉及新一代信息技术，针对现有技术中封装密度和芯片性能之间的矛盾问题提出本方案。包括层叠设置且留有间隙的上转接板和下转接板；两块转接板合理设置三块以上的芯片，而且垂直错开，再利用Via合理串联电性关系。优点在于，不同层的芯片封装可单独加工后进行组装，且封装形式多样实用，包括埋入式无源器件IPD、异质结构芯片、多层封装以及TSV/TGV等形式，为多样化多需求的射频系统封装提供了可靠的结构。CN112864147ACN112864147A权利要求书1/1页1.一种可组合式的三维多芯片封装结构，其特征在于，包括层叠设置的上转接板(11)和下转接板(13)；上转接板(11)和下转接板(13)之间留有间隙；所述的上转接板(11)靠近下转接板(13)的侧面设有上再布线层(12)；上转接板(11)上端面设有电磁屏蔽层(15)，上再布线层(12)中部向上转接板(11)内延伸后设置第一芯片(21)；上转接板(11)靠近边缘位置设有垂直贯通的Via，在第一芯片(21)底部设置若干Via连通上再布线层(12)下端面；所述的下转接板(13)靠近上转接板(11)的侧面设有下再布线层(14)；下再布线层(14)靠近下转接板(13)边缘的部分向下转接板(13)内部凹陷，分别设置两块以上的下层芯片，使所有下层芯片均与所述第一芯片(21)在垂直方向上错开；下转接板(13)设有若干Via分别通过焊球对应连通上转接板(11)的所有Via；所述的第一芯片(21)利用金属互连通过任一Via与任一下层芯片电性连接。2.根据权利要求1所述可组合式的三维多芯片封装结构，其特征在于，下转接板(13)靠近边缘位置设有从下再布线层(14)垂直延伸至下端面的Via。3.根据权利要求1所述可组合式的三维多芯片封装结构，其特征在于，上再布线层(12)和/或下再布线层(14)内分别设有无源器件。4.根据权利要求3所述可组合式的三维多芯片封装结构，其特征在于，所述的无源器件是电阻、电感、电容中任意一种或任意组合。5.根据权利要求1所述可组合式的三维多芯片封装结构，其特征在于，所述的下转接板(13)在下层芯片下方镂空后用热沉(33)封装。6.根据权利要求5所述可组合式的三维多芯片封装结构，其特征在于，所述的下转接板13在下表面设有凹槽，位于下转接板13的焊球均设置在凹槽内。7.根据权利要求1所述可组合式的三维多芯片封装结构，其特征在于，所述的下转接板(13)在下层芯片下方设置若干Via连通下端面。8.根据权利要求1所述可组合式的三维多芯片封装结构，其特征在于，各下层芯片互为同质或异质芯片，与第一芯片(21)互为异质芯片。9.根据权利要求8所述可组合式的三维多芯片封装结构，其特征在于，所述的第一芯片(21)是硅基芯片，下层芯片是三五族芯片。10.根据权利要求1‑9任一所述可组合式的三维多芯片封装结构，其特征在于，各Via是TSV或TGV。2CN112864147A说明书1/4页一种可组合式的三维多芯片封装结构技术领域[0001]本发明涉及芯片封装结构，尤其涉及一种可组合式的三维多芯片封装结构。背景技术[0002]随着5G乃至6G研究的开展，对通讯带宽的要求越来越大，因此通讯频率不断上升。在毫米波频段，空气损耗严重，波束赋形技术是提高覆盖距离的必要技术。目前毫米波通讯中所采用的大规模相控阵需要在特定的面积内集成大量有源通道。为了减小馈电损耗，毫米波前端往往与天线进行封装集成，因而天线/天线阵的尺寸和间距限制了芯片的大小。随着频率的上升和天线阵列规模的增大，电磁波的波长与芯片的尺寸相比拟，有源通道数量不断增加。尤其对于多芯片互连的异构集成架构的相控阵系统，芯片总面积可能大于相控阵模块的面积，因而三维堆叠的低损耗高可靠射频封装形式成为目前研究的热点。发明内容[0003]本发明目的在于提供一种可组合式的三维多芯片封装结构，以实现高密