多芯片封装结构.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113972192A(43)申请公布日2022.01.25(21)申请号202010949423.3(22)申请日2020.09.10(30)优先权数据1091251642020.07.24TW(71)申请人禾瑞亚科技股份有限公司地址中国台湾台北市(72)发明人林柏全(74)专利代理机构北京科龙寰宇知识产权代理有限责任公司11139代理人李怀周(51)Int.Cl.H01L25/065(2006.01)权利要求书1页说明书5页附图6页(54)发明名称多芯片封装结构(57)摘要本发明为有关一种多芯片封装结构，于封装载板于固晶区四侧边分别设有外接引脚、可供电性连接至外部预设电子电路，并于固晶区处固设第一芯片，且第一芯片分别设有内部电路及隔离封圈结构，则于内部电路外部四侧边分别由内往外依序电性连接有多个输入及输出单元、多个第一焊垫，而各第一焊垫分别利用第一导线电性连接至相对应的外接引脚，再于至少一侧的内部电路与多个输入及输出单元之间设有多个虚设焊垫，另于第一芯片的内部电路上堆叠固设第二芯片，该第二芯片表面设有至少一组第二焊垫，可分别利用第二导线经由各虚设焊垫电性连接至相对应外部引脚，各导线间进行焊接作业不致重叠、接触导致短路，达到方便制造及提升产品良率的目的。CN113972192ACN113972192A权利要求书1/1页1.一种多芯片封装结构，其特征在于，包括封装载板及至少二个或二个以上的芯片，其中：该封装载板包括位于中央位置的固晶区，而于封装载板的至少一侧边设有供电性连接至外部预设电子电路的多个外接引脚；该至少二个或二个以上的芯片包括第一芯片及第二芯片，而该第一芯片为固设于封装载板的固晶区处，并于第一芯片内部设有内部电路，且于内部电路外部的至少一侧边分别由内往外依序电性连接有多个输入及输出单元、多个第一焊垫，而各第一焊垫分别利用第一导线电性连接至相对应的外接引脚，则至少一侧的内部电路与输入输出单元之间设有多个虚设焊垫；及该第二芯片堆叠式固设于第一芯片的内部电路顶部，其表面上具有至少一组分别利用第二导线经由各虚设焊垫电性连接至相对应外接引脚的多个第二焊垫。2.根据权利要求1所述的多芯片封装结构，其特征在于，该第一芯片包括晶体管层、多个金属层及多个过孔层，而各金属层上分别设有呈X轴向或Y轴向的线路，且各过孔层为设置于上下二相邻的金属层之间，并具有用以连接上、下二相邻金属层的线路的导通孔，而第一芯片的内部电路设有利用多个金属层的预设线路依序电性连接于各输入及输出单元以及各第一焊垫。3.根据权利要求2所述的多芯片封装结构，其特征在于，该第一芯片位于内部电路与二相邻不同排列方向的多个输入输出单元之间分别设有多个虚设焊垫，并于最上方二层金属层设有供二相邻不同排列方向的多个虚设焊垫间电性连接的线路。4.根据权利要求1所述的多芯片封装结构，其特征在于，该第一芯片于内部电路与多个第一焊垫之间设有隔离封圈结构(SealRing)，并于隔离封圈结构上设有多个输入及输出单元。5.根据权利要求4所述的多芯片封装结构，其特征在于，该第一芯片位于至少一侧输入及输出单元的相对二外侧的多个第一焊垫与各虚设焊垫(DummyPads)呈彼此相互对位方式设置。6.根据权利要求4所述的多芯片封装结构，其特征在于，该第一芯片位于至少一侧输入及输出单元的相对二外侧的多个第一焊垫与各虚设焊垫(DummyPads)呈彼此相互错位方式设置。7.根据权利要求1所述的多芯片封装结构，其特征在于，该第二芯片其至少一组多个第二焊垫利用同一条第二导线分别电性连接至第一芯片表面上相对应的各虚设焊垫及各外部引脚。8.根据权利要求1所述的多芯片封装结构，其特征在于，该第二芯片其至少一组多个芯片焊垫分别利用第二导线电性连接至第一芯片表面上相对应的各虚设焊垫，再由另一虚设焊垫分别利用另一条第二导线电性连接至相对应的各外部引脚。9.根据权利要求1所述的多芯片封装结构，其特征在于，该第二芯片是存储器芯片、应用处理器芯片或图形处理器。2CN113972192A说明书1/5页多芯片封装结构技术领域[0001]本发明提供一种多芯片封装结构，尤指应用于行车电脑的芯片设计，通过封装载板上第一芯片设有至少一排虚设焊垫，可供第二芯片的至少一组第二焊接垫利用第二导线经由虚设焊垫电性连接至各外接引脚，可供各导线间不致重叠、接触而短路，再进行四方无引脚(QFN)封装而形成的芯片设计。背景技术[0002]按，一般行车用电脑使用之车用芯片，大都采用四方无引脚状(QFN)封装方式的之车用芯片，且此种型式的车用芯片在设计时为了堆叠二颗芯片(请同时参阅图3、图4、图5、图6所示)，其位于上方芯片A的焊接引线A1(BondingWire)必须注意角度、不同