半导体器件及其制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN114141774A(43)申请公布日2022.03.04(21)申请号202111282538.2(22)申请日2021.11.01(71)申请人长江存储科技有限责任公司地址430074湖北省武汉市武汉东湖新技术开发区未来三路88号(72)发明人张中王迪周文犀(74)专利代理机构广州三环专利商标代理有限公司44202代理人熊永强(51)Int.Cl.H01L27/115(2017.01)H01L27/11556(2017.01)H01L27/11521(2017.01)H01L27/11582(2017.01)H01L27/11568(2017.01)权利要求书3页说明书11页附图8页(54)发明名称半导体器件及其制备方法(57)摘要本发明提供一种半导体器件及其制备方法。制备方法包括：提供衬底；在衬底上形成堆叠结构，堆叠结构包括多个堆叠对，其中，堆叠结构包括第一阵列区、第二阵列区以及设置在第一阵列区和第二阵列区之间的第一连接区，第一连接区包括在第一方向上依次设置的多个子连接区域；刻蚀多个子连接区域上的堆叠结构以形成多个初始阶梯块，每个初始阶梯块包括第一初始部分与第二初始部分，第一初始部分与第二初始部分具有高度差；对多个初始阶梯块进行刻蚀以形成多个依次设置的台阶块，台阶块中的台阶包括至少两个堆叠对。本申请的两个堆叠对形成一个台阶，台阶的阶梯角落里不会有残留物残留，台阶块后续的操作空间较大。CN114141774ACN114141774A权利要求书1/3页1.一种半导体器件的制备方法，其特征在于，包括：提供衬底；在所述衬底上形成堆叠结构，所述堆叠结构包括多个堆叠对，其中，所述堆叠结构包括第一阵列区、第二阵列区以及设置在所述第一阵列区和所述第二阵列区之间的第一连接区，所述第一连接区包括在所述第一方向上依次设置的多个子连接区域；刻蚀多个所述子连接区域上的堆叠结构以形成多个初始阶梯块，每个所述初始阶梯块包括第一初始部分与第二初始部分，所述第一初始部分与所述第二初始部分具有高度差；对多个所述初始阶梯块进行刻蚀以形成多个依次设置的台阶块，所述台阶块中的台阶包括至少两个堆叠对。2.根据权利要求1所述的制备方法，其特征在于，所述台阶块包括第一台阶部与第二台阶部，所述第一台阶部与所述第二台阶部相对设置，且所述第一台阶部中的台阶与所述第二台阶部中的台阶错位排布。3.根据权利要求1所述的制备方法，其特征在于，在所述第一方向上，所述台阶块包括相邻的第一台阶块与第二台阶块，所述第二台阶块的起始台阶比所述第一台阶块的尾端台阶至少高一个堆叠对的高度。4.根据权利要求1所述的制备方法，其特征在于，所述初始阶梯块的所述第一初始部分比所述第二初始部分高三个所述堆叠对的高度。5.根据权利要求4所述的制备方法，其特征在于，“对多个所述初始阶梯块进行刻蚀以形成多个依次设置的台阶块”包括：以至少两个堆叠对的高度为刻蚀单元对多个所述初始阶梯块进行刻蚀以形成多个中间台阶块，所述初始阶梯块的第一初始部分刻蚀后形成所述中间台阶块的第一台阶部，所述初始阶梯块的第二初始部分刻蚀后形成所述中间台阶块的第二台阶部，所述中间台阶块的第一台阶部与所述第二台阶部相对设置，且所述中间台阶块的第一台阶部的台阶与第二台阶部的台阶错位排布，所述第一台阶部比所述第二台阶部高三个堆叠对的高度。6.根据权利要求5所述的制备方法，其特征在于，所述第一连接区还包括第一顶栅区域和第二顶栅区域，多个所述子连接区域在所述第一方向上连接在所述第一顶栅区域和所述第二顶栅区域之间；在刻蚀多个所述子连接区域上的堆叠结构之前，所述制备方法还包括：以一个堆叠对的高度为刻蚀单元对所述第一顶栅区域上的堆叠结构进行刻蚀以形成第一顶部选择栅台阶块，和/或，以一个堆叠对的高度为刻蚀单元对所述第二顶栅区域上的堆叠结构进行刻蚀以形成第二顶部选择栅台阶块，其中，位于顶部的所述台阶块的起始台阶比所述第一顶部选择栅台阶块和/或所述第二顶部选择栅台阶块的尾端台阶至少高一个堆叠对的高度。7.根据权利要求6所述的制备方法，其特征在于，所述堆叠结构还包括第二连接区和第三连接区，在所述第一方向上，所述第二连接区位于所述第一阵列区远离所述第一连接区的一侧，所述第三连接区位于所述第二阵列区远离所述第一连接区的一侧，所述第二连接区包括第一底栅区域，所述第三连接区包括第二底栅区域；在形成所述中间台阶块之后，且在形成所述台阶块之前，所述制备方法还包括：以一个堆叠对的高度为刻蚀单元对所述第一底栅区域上的堆叠结构进行刻蚀以形成2CN114141774A权利要求书2/3页第一初始底部选择栅台阶块；和/或，以一个堆叠对的高度为刻蚀单元对所述第二底栅区域上的堆叠结构进行刻蚀以形成第二初始底部选择栅台