内容提供者
半导体器件及其制备方法.pdf
2023-11-17
10金币
805KB
14页
是飞****文章
实名认证
内容提供者
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10
亲，该文档总共14页，到这已经超出免费预览范围，如果喜欢就直接下载吧～
相关资料
半导体器件及其制备方法.pdf
本申请提供一种半导体器件及其制备方法，该半导体器件包括设置于所述衬底上表面内的多行有源图案；第一隔离结构，设置于所述衬底上表面内且位于同一行的任意相邻两个所述有源图案之间；第二隔离结构，设置于所述衬底上表面内且位于任意相邻两行所述有源图案之间；所述第一隔离结构的深度大于所述第二隔离结构的深度，从而使得所述第一隔离结构位置处的字线等部件可以有更大的伸展空间，加强了接触效果，提升了器件的电学性能。另外，所述第一隔离结构的深度大于所述第二隔离结构的深度，使得深度较深的所述第一隔离结构对其四周的有源图案的下部的支
2023-05-28
10
852KB
半导体器件及其制备方法.pdf
本发明提供一种半导体器件及其制备方法，半导体器件，包括：衬底；衬底上相对设置的源极和漏极；纳米堆叠结构，源极和漏极分别位于纳米堆叠结构的相对的两侧；纳米堆叠结构包括多个导电纳米片，多个导电纳米片与衬底的表面平行，多个导电纳米片沿垂直于衬底的方向间隔堆叠，导电纳米片两端分别嵌入源极和漏极；以及环绕式栅极；其中，导电纳米片平行于衬底的表面开设有容纳槽；容纳槽内填充有外延层，外延层的载流子迁移率高于导电纳米片的载流子迁移率，外延层与相应的导电纳米片形成复合式纳米片；环绕式栅极环绕于多个复合式纳米片的周侧。本发明
2023-06-10
10
1.8MB
半导体器件及其制备方法.pdf
该发明公开了一种半导体器件及其制备方法，所述制备方法包括提供半导体衬底，所述半导体衬底包括阵列区和外围区，所述阵列区形成有字线结构和浅沟槽隔离结构，所述字线结构上方形成有凹槽，所述外围区形成有浅沟槽隔离结构；于所述半导体衬底的表面沉积至少两层绝缘层，且每层所述绝缘层在同一刻蚀条件下刻蚀速率不同；依次去除位于所述阵列区和外围区表面的部分绝缘层，其中邻近所述绝缘层中位于下方的绝缘层成为上方绝缘层的刻蚀停止层，保留位于所述字线上方的凹槽内的所述所有绝缘层。根据本发明实施例的半导体器件的制备方法，能够减小对浅沟槽
2023-11-06
10
2.4MB
半导体器件及其制备方法.pdf
本发明揭示了一种半导体器件及其制备方法，包括：提供一衬底，所述衬底具有多个第一区域以及多个第二区域；在所述衬底上形成多个第一图案，所述第一图案位于所述第一区域上，所述第一图案具有一显露所述第二区域的缺口；在所述衬底上形成一第一调整层；在所述第一调整层上形成一第二调整层，所述第二调整层填补所述缺口；去除所述第一图案上方的第二调整层残留的所述第二调整层与所述第二调整层下方的所述第一调整层共同形成为多个第二图案；去除在所述第一图案与所述第二图案之间的所述第一调整层，在所述第一图案和第二图案之间形成间隙，所述间隙
2023-11-17
10
805KB
半导体器件及其制备方法.pdf
该发明公开了一种半导体器件及其制备方法，所述半导体器件的制备方法包括：提供半导体衬底，所述半导体衬底内形成有有源区和位于所述有源区之间的沟槽隔离结构；于所述有源区内形成第一凹槽；于所述第一凹槽内填充形成与所述有源区互为反型掺杂的反型多晶硅层；形成第二凹槽，所述第二凹槽贯穿所述多晶硅层和部分所述半导体衬底，保留位于所述第二凹槽侧面的部分所述反型多晶硅层；于所述第二凹槽内形成埋入式字线结构。根据本发明实施例的半导体器件制备方法，能够降低半导体器件的GIDL电流，提高半导体器件的性能和可靠性。
2023-11-06
10
1.4MB