改善硬掩膜刻蚀后均匀性的方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN114975100A(43)申请公布日2022.08.30(21)申请号202210702730.0(22)申请日2022.06.21(71)申请人上海华力集成电路制造有限公司地址201203上海市浦东新区良腾路6号(72)发明人谢磊何志斌夏禹(74)专利代理机构上海浦一知识产权代理有限公司31211专利代理师刘昌荣(51)Int.Cl.H01L21/28(2006.01)权利要求书1页说明书3页附图3页(54)发明名称改善硬掩膜刻蚀后均匀性的方法(57)摘要本发明提供一种改善硬掩膜刻蚀后均匀性的方法，提供衬底，衬底上形成有自下而上依次叠加的第二氧化层、栅极、第一至三硬掩膜层；通过光刻和刻蚀打开第三硬掩膜层及其下方的第二、一硬掩膜层，使得部分栅极裸露，之后去除光刻胶层及抗反射涂层；以栅极相对于第二、三硬掩膜层的高选择比，刻蚀裸露的栅极形成凹槽，使得部分第一硬掩膜层上的第三硬掩膜层去除；以栅极相对于第三硬掩膜层的低选择比、第三硬掩膜层相对于第二硬掩膜层的高选择比，刻蚀第三硬掩膜层、第二硬掩膜层，使得剩余的第三硬掩膜层全部去除。本发明通过改变硬掩膜层的结构,并优化栅极刻蚀步骤中的选择比,改善了残留的硬掩膜层的负载差异。CN114975100ACN114975100A权利要求书1/1页1.一种改善硬掩膜刻蚀后均匀性的方法，其特征在于，至少包括：步骤一、提供衬底，所述衬底上形成有自下而上依次叠加的第二氧化层、栅极、第一至三硬掩膜层；步骤二、通过光刻和刻蚀打开第三硬掩膜层及其下方的所述第二硬掩膜层、所述第一硬掩膜层，使得部分所述栅极裸露，之后去除光刻胶层及抗反射涂层；步骤三、以所述栅极相对于所述第二、三硬掩膜层的高选择比，刻蚀裸露的所述栅极形成凹槽，使得部分所述第一硬掩膜层上的所述第三硬掩膜层去除，另一部分所述第一硬掩膜层上保留部分所述第三硬掩膜层；步骤四、以所述栅极相对于所述第三硬掩膜层的低选择比、所述第三硬掩膜层相对于第二硬掩膜层的高选择比，刻蚀所述第三硬掩膜层、所述第二硬掩膜层，使得剩余的所述第三硬掩膜层全部去除，且所述凹槽与第二氧化层相连通。2.根据权利要求所述的改善硬掩膜刻蚀后均匀性的方法，其特征在于：步骤一中的所述衬底为硅衬底。3.根据权利要求所述的改善硬掩膜刻蚀后均匀性的方法，其特征在于：步骤一中所述第二氧化层和所述第二硬掩膜层的材料均为二氧化硅。4.根据权利要求所述的改善硬掩膜刻蚀后均匀性的方法，其特征在于：步骤一中所述栅极的材料为多晶硅。5.根据权利要求所述的改善硬掩膜刻蚀后均匀性的方法，其特征在于：步骤一中所述第一硬掩膜层和所述第三硬掩膜层的材料均为氮化硅。6.根据权利要求所述的改善硬掩膜刻蚀后均匀性的方法，其特征在于：步骤二中通过光刻和刻蚀打开第三硬掩膜层及其下方的所述第二硬掩膜层、所述第一硬掩膜层的方法为:在所述第三硬掩膜层上依次形成堆叠的APF薄膜、无氮介电抗反射涂层和所述光刻胶层；通过光刻打开部分所述光刻胶层使得其下方的所述无氮介电抗反射涂层裸露，之后刻蚀裸露的所述无氮介电抗反射涂层使得其下方的APF薄膜裸露；刻蚀裸露的所述APF薄膜使得其下方的所述第三硬掩膜层裸露，之后刻蚀裸露的第三硬掩膜层及其下方的所述第二硬掩膜层、所述第一硬掩膜层至其下方的所述栅极裸露，之后去除所述APF薄膜。7.根据权利要求所述的改善硬掩膜刻蚀后均匀性的方法，其特征在于：步骤三中所述刻蚀的方法为干法刻蚀。8.根据权利要求所述的改善硬掩膜刻蚀后均匀性的方法，其特征在于：步骤四中所述刻蚀的方法为干法刻蚀。9.根据权利要求1所述的改善硬掩膜刻蚀后均匀性的方法，其特征在于：所述方法用于28纳米技术节点的工艺。10.根据权利要求1所述的改善硬掩膜刻蚀后均匀性的方法，其特征在于：所述方法用于高压高K器件的制造工艺。2CN114975100A说明书1/3页改善硬掩膜刻蚀后均匀性的方法技术领域[0001]本发明涉及半导体技术领域，特别是涉及一种改善硬掩膜刻蚀后均匀性的方法。背景技术[0002]目前28纳米的HV/HK(高压/高K介质)工艺中，栅极刻蚀由于大小栅极负载的差异，导致刻蚀完后剩余的硬掩膜层厚度差异较大。这大大影响了后面的研磨工艺。目前是通过额外增加一层回刻蚀光罩来消除这个负载差异，但是工艺窗口仍较小。[0003]为此，需要一种改善硬掩膜刻蚀后均匀性的方法。发明内容[0004]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善硬掩膜刻蚀后均匀性的方法，用于解决现有技术中栅极刻蚀由于大小栅极负载的差异，导致刻蚀完后剩余的硬掩膜层厚度差异较大的问题。[0005]为实现上述目的及其他相关目的，本发明提供一种改善硬掩膜刻蚀后均匀性的方法包括：[0006]步骤一、提供衬底，所述衬底上