闪存器件及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115117066A(43)申请公布日2022.09.27(21)申请号202210740668.4(22)申请日2022.06.27(71)申请人华虹半导体（无锡）有限公司地址214028江苏省无锡市新吴区新洲路30号(72)发明人吴志涛李志国徐杰(74)专利代理机构上海浦一知识产权代理有限公司31211专利代理师刘昌荣(51)Int.Cl.H01L27/11517(2017.01)H01L27/11521(2017.01)权利要求书1页说明书3页附图4页(54)发明名称闪存器件及其制造方法(57)摘要本发明提供一种闪存器件及其制造方法，提供衬底，衬底上形成有第一、二存储单元结构，第一、二存储单元结构控制栅多晶硅层、硬掩膜层的侧壁上，形成有第一、二层间介质层，两相近一侧的第二层间介质层、浮栅多晶硅层上均形成有隧穿氧化层，隧穿氧化层上形成有字线多晶硅；研磨字线多晶硅至控制栅多晶硅的上方；刻蚀去除第一、二存储单元结构的两侧部分结构；刻蚀去除剩余的硬掩膜层，使得其下方的字线多晶硅、控制栅多晶硅层裸露；在裸露的字线多晶硅、控制栅多晶硅上均形成金属硅化物。本发明通过研磨将存储单元结构高度做低，通刻蚀去除控制栅上残留的氧化物，经过金属硅化物工艺形成低电阻的Si‑Ni‑Pt合金，从而降低闪存器件读取时的电容电阻延迟。CN115117066ACN115117066A权利要求书1/1页1.一种闪存器件的制造方法，其特征在于，至少包括：步骤一、提供衬底，所述衬底上形成有第一、二存储单元结构，所述第一、二存储单元结构均由自下而上依次堆叠的第一氧化层、浮栅多晶硅层、极间介质层、控制栅多晶硅层和硬掩膜层组成，所述第一、二存储单元结构中，两相近一侧的所述控制栅多晶硅层、所述硬掩膜层的侧壁上，均依次形成有第一、二层间介质层，两相近一侧的所述第二层间介质层、所述浮栅多晶硅层上均形成有隧穿氧化层，所述隧穿氧化层上形成有字线多晶硅；步骤二、研磨所述字线多晶硅至所述控制栅多晶硅的上方；步骤三、刻蚀去除所述第一、二存储单元结构的两侧部分结构；步骤四、刻蚀去除剩余的所述硬掩膜层，使得其下方的所述字线多晶硅、所述控制栅多晶硅层裸露；步骤五、在裸露的所述字线多晶硅、所述控制栅多晶硅上均形成金属硅化物。2.根据权利要求1所述的闪存器件的制造方法，其特征在于：步骤一中的所述衬底为硅衬底。3.根据权利要求1所述的闪存器件的制造方法，其特征在于：步骤一中的所述极间介质层由自下而上的第二氧化层、氮化层、第三氧化层组成。4.根据权利要求1所述的闪存器件的制造方法，其特征在于：步骤一中所述硬掩膜层的材料为二氧化硅。5.根据权利要求1所述的闪存器件的制造方法，其特征在于：步骤一中所述第一层间介质层的材料为二氧化硅。6.根据权利要求1所述的闪存器件的制造方法，其特征在于：步骤一中所述第二层间介质层的材料为氮化硅。7.根据权利要求1所述的闪存器件的制造方法，其特征在于：步骤二中所述研磨的方法为化学机械平坦化研磨。8.根据权利要求1所述的闪存器件的制造方法，其特征在于：步骤四中的所述刻蚀的方法为湿法刻蚀。9.根据权利要求1所述的闪存器件的制造方法，其特征在于：步骤五中的所述金属硅化物为Si、Ni、Pt合金。10.一种闪存器件，其特征在于：其由权利要求1‑9任意一项所述的NORD的闪存制造方法制造。2CN115117066A说明书1/3页闪存器件及其制造方法技术领域[0001]本发明涉及半导体技术领域，特别是涉及一种闪存器件及其制造方法。背景技术[0002]在嵌入式闪存结构中，在读取时pump(电荷泵)电路给控制栅充电压，电压通过输出、输出区的控制栅传递到单元阵列的控制栅上。[0003]现有技术中一种闪存器件的结构如图1所示，提供衬底01，衬底01上形成有第一、二存储单元结构，第一、二存储单元结构均由自下而上依次堆叠的第一氧化层02、浮栅多晶硅层03、极间介质层05、控制栅多晶硅层04和硬掩膜层06组成，第一、二存储单元结构中，两相近一侧的控制栅多晶硅层04、硬掩膜层06的侧壁上，均依次形成有第一、二层间介质层，两相近一侧的第二层间介质层08、浮栅多晶硅层03上均形成有隧穿氧化层09，隧穿氧化层09上形成有字线多晶硅10，字线多晶硅10上形成有金属硅化物11，第一、二存储单元结构的侧壁形成有侧墙12。[0004]由于读取时间在纳秒量级，控制栅电阻过大导致的电阻电容延迟比较严重，会降低读取速度。[0005]为解决上述问题，需要一种新型的闪存器件及其制造方法。发明内容[0006]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种闪存器件及其制造方法，用于解决现有技术中在嵌入式闪存结构中，在读取时电荷泵电路给控制栅充电压，电压通过输出