半导体器件工艺方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115188668A(43)申请公布日2022.10.14(21)申请号202210806165.2(22)申请日2022.07.08(71)申请人上海华虹宏力半导体制造有限公司地址201203上海市浦东新区张江高科技园区祖冲之路1399号(72)发明人赵伯宁沈浩峰杨毓龙陈兆轩(74)专利代理机构上海浦一知识产权代理有限公司31211专利代理师焦健(51)Int.Cl.H01L21/331(2006.01)H01L29/739(2006.01)权利要求书1页说明书3页附图4页(54)发明名称半导体器件工艺方法(57)摘要本发明公开了一种半导体器件的工艺方法，基于存在台阶的多晶硅刻蚀，在沉积多晶硅之前，先在具有台阶的薄膜表面沉积一层介质层，然后在介质层刻蚀之后再沉积多晶硅层。本发明所述的半导体器件的工艺方法，针对台阶状表面刻蚀工艺时在台阶角落存在刻蚀残留的问题，先形成一次其他介质层的斜坡将台阶角落充填，然后再沉积相应的薄膜，对薄膜刻蚀的时候由于台阶已被斜坡填充，薄膜的刻蚀更加彻底，解决了刻蚀残留的问题。CN115188668ACN115188668A权利要求书1/1页1.一种半导体器件的工艺方法，其特征在于：基于存在台阶的多晶硅刻蚀，在沉积多晶硅之前，先在具有台阶的薄膜表面沉积一层介质层，然后在介质层刻蚀之后再沉积多晶硅层。2.如权利要求1所述的半导体器件的工艺方法，其特征在于：所述的介质层在沉积之前，还能先沉积一层过渡层。3.如权利要求1所述的半导体器件的工艺方法，其特征在于：所述的介质层的厚度大于后续沉积的多晶硅层；所述介质层的厚度不小于10000Å。4.如权利要求1所述的半导体器件的工艺方法，其特征在于：包含如下的工艺步骤：第一步，提供一晶圆，所述晶圆上覆盖的薄膜形成有台阶；所述形成台阶的最上一层薄膜为第一氧化层；然后在第一氧化层表面先沉积一层过渡层，然后在所述过渡层上淀积一层介质层；第二步，对介质层进行刻蚀，去除晶圆表面的介质层；由于台阶对刻蚀的影响，台阶的侧壁角落存在介质层残留使台阶处形成斜坡；第三步，去除晶圆表面的过渡层，再在晶圆表面沉积一层多晶硅层；第四步，执行多晶硅层的刻蚀，形成多晶硅层的预定图形。5.如权利要求4所述的半导体器件的工艺方法，其特征在于：所述的过渡层为氮化硅，其厚度为8KÅ；所述的介质层的厚度越厚，形成的斜坡越平缓。6.如权利要求5所述的半导体器件的工艺方法，其特征在于：所述的介质层为氧化硅，厚度为10KÅ。7.如权利要求4所述的半导体器件的工艺方法，其特征在于：所述的介质层刻蚀采用干法刻蚀工艺，并进行过刻蚀。8.如权利要求5所述的半导体器件的工艺方法，其特征在于：所述的多晶硅层的厚度为6KÅ。9.如权利要求5所述的半导体器件的工艺方法，其特征在于：所述的多晶硅层的刻蚀采用干法刻蚀工艺，刻蚀完成之后多晶硅层在台阶处无残留。2CN115188668A说明书1/3页半导体器件工艺方法[0001]技术领域[0002]本发明涉及半导体器件领域，特别是指一种半导体器件的工艺方法。[0003]背景技术[0004]IGBT(InsulatedGateBipolarTransistor)绝缘栅双极型晶体管，是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,其开关速度虽较功率MOS低，但远高于BJT，又因是电压控制器件，控制电路简单，稳定性好，兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。[0005]对于IGBT器件中同时集成有温度传感器的产品，传感器的多晶硅刻蚀会在栅极多晶硅的台阶结构侧壁角落的位置形成多晶硅残留的问题，如图1及图2所示，图1所示是传感器多晶硅淀积之后，图2所示的传感器多晶硅干法刻蚀之后。在随后的湿法过程中这些残余的多晶硅掉落，进而在晶圆面内形成严重的颗粒杂质缺陷。[0006]现在一种基本的解决办法是先定义传感器多晶硅图形，再定义栅极多晶硅图形。但这个方案传感器多晶硅只能布局在栅极多晶硅的上方，与Si相隔了栅极多晶硅，与预期中直接安排在Si上，传感器多晶硅的温控系数需要重新计算，且灵敏度变差。[0007]发明内容[0008]本发明所要解决的技术问题在于提供一种半导体器件的工艺方法，主要解决多晶硅刻蚀后的残留问题。[0009]为解决上述问题，本发明所述的一种半导体器件的工艺方法，基于存在台阶的多晶硅刻蚀，在沉积多晶硅之前，先在具有台阶的薄膜表面沉积一层介质层，然后在介质层刻蚀之后再沉积多晶硅层。[0010]进一步地，所述的介质层在沉积之前，还能先沉积一层过渡层。[0011]进一步地，所述的介质层的厚度大于后续沉积的多晶硅层；所述介质层的厚度不小于10000Å。[0012]本发