一种平面型功率MOS器件及其制备方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115224129A(43)申请公布日2022.10.21(21)申请号202210713117.9(22)申请日2022.06.22(71)申请人天狼芯半导体（成都）有限公司地址610000四川省成都市高新区吉泰路5路88号香年广场T3栋4201室(72)发明人黄汇钦吴龙江(74)专利代理机构深圳中一联合知识产权代理有限公司44414专利代理师阳方玉(51)Int.Cl.H01L29/78(2006.01)H01L29/06(2006.01)H01L21/336(2006.01)权利要求书2页说明书10页附图6页(54)发明名称一种平面型功率MOS器件及其制备方法(57)摘要本申请属于半导体技术领域，提供了一种平面型功率MOS器件及其制备方法，平面型功率MOS器件包括：半导体衬底、N型阱区、P型阱区、栅极氧化层、栅极金属层、源极区、P型掺杂区、隔离区、漏极区以及栅极冗余区、漏极冗余区、源极冗余区中的至少一项。通过在平面型功率MOS器件中设置栅极冗余区、漏极冗余区、源极冗余区中的至少一项；使得平面型功率MOS器件边缘区域的击穿效应大大减小，减小平面型功率器件的电场和应力，并且，由于栅极冗余区、漏极冗余区、源极冗余区只是设置在平面型功率MOS器件的边缘区域，所以同时保留了平面型功率MOS器件中间区域的性能，最大限度地保留了器件的性能，同时提升了功率MOS器件的耐压能力。CN115224129ACN115224129A权利要求书1/2页1.一种平面型功率MOS器件，其特征在于，所述平面型功率MOS器件包括：半导体衬底；N型阱区和P型阱区，所述N型阱区和P型阱区接触，且均位于所述半导体衬底上；栅极氧化层，位于所述N型阱区和所述P型阱区上；栅极金属层，位于所述栅极氧化层上；源极区和P型掺杂区，所述源极区和所述P型掺杂区设于所述P型阱区上，且所述源极区与所述栅极氧化层接触，所述P型掺杂区与所述源极区接触；隔离区和漏极区，所述隔离区和所述漏极区设于所述N型阱区上，且所述隔离区设于所述漏极区与所述栅极氧化层之间；以及栅极冗余区、漏极冗余区、源极冗余区中的至少一项；所述栅极冗余区设于所述栅极氧化层上且位于所述栅极金属层两端；其中，所述栅极冗余区的材料与所述栅极金属层的材料不同；所述漏极冗余区设于所述N型阱区上且位于所述漏极区两端，且分别与所述漏极区和所述隔离区接触；其中，所述漏极冗余区的材料与所述漏极区的材料不同；所述源极冗余区设于所述P型阱区上且位于所述源极区两端，且分别与所述源极区和所述P型掺杂区接触；其中，所述源极冗余区的材料与所述源极区的材料不同。2.如权利要求1所述的平面型功率MOS器件，其特征在于，所述平面型功率MOS器件还包括：反型层，所述反型层设于所述N型阱区与所述漏极区之间，且所述反型层与所述隔离区接触；其中，所述反型层的掺杂类型与所述漏极区的掺杂类型不同。3.如权利要求1所述的平面型功率MOS器件，其特征在于，所述栅极冗余区包括：第一栅极冗余单元和第二栅极冗余单元；其中，所述第一栅极冗余单元设于所述栅极金属层的第一端，所述第二栅极冗余单元设于所述栅极金属层的第二端，且所述第一栅极冗余单元和所述第二栅极冗余单元互不接触。4.如权利要求1所述的平面型功率MOS器件，其特征在于，所述漏极冗余区包括：第一漏极冗余单元和第二漏极冗余单元；其中，所述第一漏极冗余单元设于所述漏极区的第一端，所述第二漏极冗余单元设于所述漏极区的第二端，且所述第一漏极冗余单元和所述第二漏极冗余单元互不接触。5.如权利要求1所述的平面型功率MOS器件，其特征在于，所述源极冗余区包括：第一源极冗余单元和第二源极冗余单元；其中，所述第一源极冗余单元设于所述源极区的第一端，所述第二源极冗余单元设于所述源极区的第二端，且所述第一源极冗余单元和所述第二源极冗余单元互不接触。6.如权利要求3所述的平面型功率MOS器件，其特征在于，所述第一栅极冗余单元和所述第二栅极冗余单元的宽度均与所述栅极金属层的宽度相同，所述第一栅极冗余单元和所述第二栅极冗余单元的厚度均与所述栅极金属层的厚度相同。7.如权利要求3所述的平面型功率MOS器件，其特征在于，所述第一栅极冗余单元和所述第二栅极冗余单元的长度范围均为所述栅极氧化层的长度的10％‑30％。8.如权利要求3所述的平面型功率MOS器件，其特征在于，所述第一栅极冗余单元和所2CN115224129A权利要求书2/2页述第二栅极冗余单元对称设置。9.如权利要求1所述的平面型功率MOS器件，其特征在于，所述栅极冗余区和所述栅极金属层的长度之和小于或者等于所述栅极氧化层的长度。10.一种平面型功率MOS器件的制备方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上依次形成