一种封装结构及封装方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115440692A(43)申请公布日2022.12.06(21)申请号202211130406.2(22)申请日2022.09.16(71)申请人西安紫光国芯半导体有限公司地址710075陕西省西安市高新区丈八街办高新六路38号A座4楼(72)发明人吕颖义(74)专利代理机构深圳市威世博知识产权代理事务所(普通合伙)44280专利代理师强珍妮(51)Int.Cl.H01L23/49(2006.01)H01L21/60(2006.01)权利要求书2页说明书8页附图3页(54)发明名称一种封装结构及封装方法(57)摘要本申请公开了一种封装结构及封装方法，该封装结构包括：层叠设置的至少两个芯片；封装层，设置于顶层芯片远离其他芯片的一侧，其中，封装层远离顶层芯片的一侧设置有焊盘；除顶层芯片外的其他芯片包括：第一类信号线和第二类信号线，第一类信号线穿过所有芯片，分别与各芯片以及焊盘连接；第二类信号线焊盘连接，且第二类信号线不穿过芯片。本申请的封装结构将没有连接其他芯片需求的重要信号线提前引出，不需要穿过其他芯片，直接与封装层上的焊盘连接，有效避免了信号线在穿过其他芯片的过程中而造成的信号损耗，保证了信号的完整性，同时也缓解了其他芯片的走线压力，给其他芯片保留了更多的走线空间。CN115440692ACN115440692A权利要求书1/2页1.一种封装结构，其特征在于，所述封装结构包括：层叠设置的至少两个芯片；封装层，设置于顶层芯片远离其他芯片的一侧，其中，所述封装层远离所述顶层芯片的一侧设置有焊盘；除顶层芯片外的其他芯片包括：第一类信号线和第二类信号线，所述第一类信号线穿过所有所述芯片，分别与各芯片以及所述焊盘连接；所述第二类信号线与所述焊盘连接，且所述第二类信号线不穿过所述芯片。2.根据权利要求1所述的封装结构，其特征在于，所述第二类信号线从除所述顶层芯片外的其他芯片引出，通过各所述芯片不重叠的位置延伸到所述焊盘，以与所述焊盘连接。3.根据权利要求1所述的封装结构，其特征在于，所述顶层芯片或/和至少部分中间层的芯片的设定位置设置有通孔，所述第二类信号线从除所述顶层芯片外的其他芯片引出，穿过所述通孔，与所述焊盘连接。4.根据权利要求3所述的封装结构，其特征在于，各所述芯片的通孔沿所述芯片堆叠方向的截面为阶梯状。5.根据权利要求1～4任一项所述的封装结构，其特征在于，所述第一类信号线、所述第二类信号线贯穿所述封装层。6.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括连接层，所述连接层设置于各所述芯片之间。7.根据权利要求6任一项所述的封装结构，其特征在于，所述连接层中还设置有多个重分布线，所述第一类信号线通过所述重分布线穿过所有所述芯片，所述第二类信号线通过所述重分布线从所述底层芯片引出。8.一种封装方法，其特征在于，所述封装方法包括：制备至少两个芯片；制备第一类信号线、第二类信号线，其中，所述第一类信号线穿过所有所述芯片，以分别与各芯片连接，且所述第二类信号线不穿过所述芯片；在顶层芯片远离其他芯片一侧制作封装层，所述封装层上制作有多个焊盘；将所述第一类信号线、所述第二类信号线贯穿所述封装层，与所述焊盘连接。9.根据权利要求8所述的封装方法，其特征在于，在所述将所述第一类信号线、所述第二类信号线贯穿所述封装层，与所述焊盘连接的步骤中，包括：将所述第二类信号线从除所述顶层芯片外的其他芯片引出；引出的所述第二类信号线通过各所述芯片不重叠的位置，贯穿所述封装层，与所述焊盘连接。10.根据权利要求8所述的封装方法，其特征在于，在所述将所述第一类信号线、所述第二类信号线贯穿所述封装层，与所述焊盘连接的步骤中，包括：在所述顶层芯片或/和至少部分中间层的芯片的设定位置制作通孔；将所述第二类信号线从除所述顶层芯片外的其他芯片引出后，穿过所述通孔，并贯穿所述封装层，与所述焊盘连接。11.根据权利要求8所述的封装方法，其特征在于，所述制备至少两个芯片的步骤之后，2CN115440692A权利要求书2/2页所述制备第一类信号线、第二类信号线的步骤之前，还包括：制作至少一层连接层；将所述连接层设置于各所述芯片之间。3CN115440692A说明书1/8页一种封装结构及封装方法技术领域[0001]本申请涉及器件封装的技术领域，特别是涉及一种封装结构及封装方法。背景技术[0002]现在的CHIP(芯片)toWafer(晶圆)，WafertoWafer，CHIPtoCHIP的多层组合中，连接各层都是需要3DIC(三维芯片)这种技术，使用TSV(ThoughSiliconVia重分布线)打穿硅连接两个不同的芯片，使得上下两个芯片连接，并把下面芯片中的信号穿过上层的芯片之后再接到外部封装的焊