FDSOI混合区域的外延生长方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115547919A(43)申请公布日2022.12.30(21)申请号202110723559.7(22)申请日2021.06.29(71)申请人上海华力集成电路制造有限公司地址201203上海市浦东新区康桥东路298号1幢1060室(72)发明人陈勇跃颜强(74)专利代理机构上海浦一知识产权代理有限公司31211专利代理师郭四华(51)Int.Cl.H01L21/762(2006.01)权利要求书2页说明书4页附图2页(54)发明名称FDSOI混合区域的外延生长方法(57)摘要本发明公开了一种FDSOI混合区域的外延生长方法，包括：步骤一、提供一FDSOI衬底结构并形成硬掩膜层；步骤二、在整个混合区域形成沟槽，沟槽的底部表面位于半导体主体层的顶部表面之下；步骤三、进行氧化在暴露的半导体主体层和半导体顶层表面形成第一氧化层；步骤四、对第一氧化层进行全面刻蚀在沟槽的侧面自对准形成由保留的第一氧化层组成的内侧墙；步骤五、进行外延生长在沟槽中形成和半导体主体层相接触的半导体外延层。本发明能消除在混合区域边界处产生半导体外延层的凸起缺陷，提高半导体外延层表面的平坦性，还能使工艺得到整体改善。CN115547919ACN115547919A权利要求书1/2页1.一种FDSOI混合区域的外延生长方法，其特征在于，包括如下步骤：步骤一、提供一FDSOI衬底结构，所述FDSOI衬底包括半导体主体层，介质埋层和半导体顶层，所述介质埋层形成于所述半导体主体层表面，所述半导体顶层形成于所述介质埋层表面；在所述半导体顶层表面形成硬掩膜层；步骤二、在整个混合区域形成沟槽，所述沟槽内的所述硬掩膜层、所述半导体顶层和所述介质埋层全部被去除，所述沟槽的底部表面位于所述半导体主体层的顶部表面之下并将所述半导体主体层的表面暴露出来，所述沟槽的侧面将所述沟槽深度范围内的所述硬掩膜层、所述半导体顶层、所述介质埋层和所述半导体主体层侧面暴露；步骤三、进行氧化在暴露的所述半导体主体层和所述半导体顶层表面形成第一氧化层；步骤四、对所述第一氧化层进行全面刻蚀将所述沟槽的底部表面的所述第一氧化层全部去除以及在所述沟槽的侧面自对准形成由保留的所述第一氧化层组成的内侧墙；步骤五、进行外延生长在所述沟槽中形成和所述半导体主体层相接触的半导体外延层。2.如权利要求1所述的FDSOI混合区域的外延生长方法，其特征在于：所述半导体主体层的材料包括硅或锗。3.如权利要求1所述的FDSOI混合区域的外延生长方法，其特征在于：所述介质埋层的材料包括氧化硅，高介电常数材料。4.如权利要求1所述的FDSOI混合区域的外延生长方法，其特征在于：所述半导体顶层的材料包括硅或锗。5.如权利要求2所述的FDSOI混合区域的外延生长方法，其特征在于：所述半导体外延层的材料包括硅或锗。6.如权利要求1所述的FDSOI混合区域的外延生长方法，其特征在于：所述硬掩膜层由第一氧化硅层和第二氮化硅层叠加而成。7.如权利要求1所述的FDSOI混合区域的外延生长方法，其特征在于：步骤二中，通过光刻工艺定义出所述混合区域，通过刻蚀工艺形成所述沟槽，所述沟槽的刻蚀工艺将所述混合区域中的所述硬掩膜层、所述半导体顶层和所述介质埋层全部去除，所述沟槽的刻蚀工艺对所述半导体主体层的不刻蚀或者部分刻蚀。8.如权利要求1所述的FDSOI混合区域的外延生长方法，其特征在于：步骤三中，形成的所述第一氧化层的厚度为9.如权利要求1所述的FDSOI混合区域的外延生长方法，其特征在于：所述半导体顶层的厚度达12nm以下。10.如权利要求1所述的FDSOI混合区域的外延生长方法，其特征在于：步骤四中采用干法刻蚀工艺对所述第一氧化层进行全面刻蚀。11.如权利要求1所述的FDSOI混合区域的外延生长方法，其特征在于：步骤五中外延生长完成后所述半导体外延层的顶部表面和所述半导体顶层的顶部表面相平。12.如权利要求1所述的FDSOI混合区域的外延生长方法，其特征在于：步骤五中，采用RPCVD工艺进行所述半导体外延层的外延生长。13.如权利要求1所述的FDSOI混合区域的外延生长方法，其特征在于：所述混合区域的2CN115547919A权利要求书2/2页所述半导体外延层的表面用于形成需要和所述半导体主体层相连的无源器件或引出结构。14.如权利要求1所述的FDSOI混合区域的外延生长方法，其特征在于：所述混合区域外的所述半导体顶层中用于形成CMOS器件。15.如权利要求14所述的FDSOI混合区域的外延生长方法，其特征在于：所述CMOS器件包括PMOS器件和NMOS器件。3CN115547919A说明书1/4页FDSOI混合区域的外延生长方法技术领域[0001]本发明涉及一种半导体集成电路制造方