屏蔽栅功率器件的制作方法以及屏蔽栅功率器件.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115621201A(43)申请公布日2023.01.17(21)申请号202211347005.2(22)申请日2022.10.31(71)申请人上海功成半导体科技有限公司地址201800上海市嘉定区兴文路1277号5幢1层、2层(72)发明人高学柴展罗杰馨栗终盛(74)专利代理机构上海欣创专利商标事务所(普通合伙)31217专利代理师西江(51)Int.Cl.H01L21/8234(2006.01)H01L27/088(2006.01)权利要求书2页说明书6页附图7页(54)发明名称屏蔽栅功率器件的制作方法以及屏蔽栅功率器件(57)摘要本申请的实施例提出了一种屏蔽栅功率器件的制作方法和屏蔽栅功率器件。制作方法的步骤包括：提供衬底，衬底的一侧形成有外延片，在外延片上形成深沟槽，其中，深沟槽包括有源区和位于有源区两端的端部；在外延片的一侧表面和深沟槽的内壁生长场氧化层，并在深沟槽内填充第一多晶硅；在场氧化层的表面和第一多晶硅上形成氮化硅，并刻蚀位于有源区的氮化硅和一部分位于深沟槽的顶部的场氧化层，以形成栅沟槽，保留位于深沟槽端部的氮化硅和场氧化层；刻蚀位于深沟槽端部的氮化硅，保留位于深沟槽端部的场氧化层。本实施例在刻蚀栅沟槽和场氧化层时，能够减轻刻蚀液对场氧化层造成的横向侵蚀，以此减少屏蔽栅功率器件的空间浪费。CN115621201ACN115621201A权利要求书1/2页1.一种屏蔽栅功率器件的制作方法，其特征在于，所述制作方法的步骤包括：提供衬底，所述衬底的一侧形成有外延片，在所述外延片上形成深沟槽，其中，所述深沟槽包括有源区和位于所述有源区两端的端部；在所述外延片背离所述衬底的一侧表面和所述深沟槽的内壁生长场氧化层，并在所述深沟槽内填充第一多晶硅；在所述场氧化层的表面和所述第一多晶硅上形成氮化硅，并刻蚀位于所述有源区的所述氮化硅和一部分位于所述深沟槽的顶部的所述场氧化层，以形成栅沟槽，保留位于所述深沟槽端部的所述氮化硅和所述场氧化层；刻蚀位于所述深沟槽端部的所述氮化硅，保留位于所述深沟槽端部的所述场氧化层。2.根据权利要求1所述的屏蔽栅功率器件的制作方法，其特征在于，所述提供衬底，所述衬底的一侧形成有外延片，在所述外延片上形成深沟槽的步骤具体为：提供衬底，所述衬底的一侧形成有外延片，在所述外延片上形成遮掩膜，利用光刻的方式在所述外延片上形成深沟槽；去除所述遮掩膜。3.根据权利要求1所述的屏蔽栅功率器件的制作方法，其特征在于，所述刻蚀位于所述有源区的所述氮化硅和一部分位于所述深沟槽的顶部的所述场氧化层的具体步骤为：采用光刻的方式刻蚀位于所述有源区的所述氮化硅和所述场氧化层，保留位于所述端部区域的所述氮化硅和所述场氧化层，其中，采用干法刻蚀的方式刻蚀所述氮化硅，采用湿法刻蚀的方式刻蚀所述场氧化层。4.根据权利要求1所述的屏蔽栅功率器件的制作方法，其特征在于，所述制作方法的步骤还包括：在所述栅沟槽的内壁生长栅氧化层，以使所述栅氧化层覆盖所述栅沟槽，其中，所述栅沟槽的内壁包括一部分所述深沟槽的侧壁和所述第一多晶硅的侧壁，并在所述栅沟槽内形成第二多晶硅。5.根据权利要求4所述的屏蔽栅功率器件的制作方法，其特征在于，所述制作方法的步骤还包括：在所述外延片背离所述衬底的一侧上注入离子。6.根据权利要求5所述的屏蔽栅功率器件的制作方法，其特征在于，所述制作方法的步骤还包括：在所述外延片背离所述衬底的一侧形成隔离层，并通过光刻的方式在所述隔离层上形成过孔。7.根据权利要求6所述的屏蔽栅功率器件的制作方法，其特征在于，所述制作方法的步骤还包括：在所述过孔内填充导电物。8.根据权利要求7所述的屏蔽栅功率器件的制作方法，其特征在于，所述制作方法的步骤还包括：在所述隔离层背离所述外延片的一侧形成导电层。9.根据权利要求8所述的屏蔽栅功率器件的制作方法，其特征在于，所述制作方法的步骤还包括：2CN115621201A权利要求书2/2页在所述导电层背离所述外延片的一侧形成钝化层。10.一种屏蔽栅功率器件，其特征在于，采用根据权利要求1至9中任一项所述的屏蔽栅功率器件的制作方法制作而成。3CN115621201A说明书1/6页屏蔽栅功率器件的制作方法以及屏蔽栅功率器件技术领域[0001]本发明涉及半导体工艺领域，具体涉及一种屏蔽栅功率器件的制作方法以及屏蔽栅功率器件。背景技术[0002]SGT(ShieldGateTrench，屏蔽栅极沟槽)器件在现有技术中已得到广泛的应用。在具体的制作过程中，深沟槽端部位置的场氧化层通过光刻胶遮掩保留，而深沟槽中间位置的场氧化层需要刻蚀掉，在刻蚀过程中通常需要采用湿法刻蚀，由于光刻胶和场氧化层的接触面粘附性不强，因此，刻蚀酸液容易沿接触面往里钻，导致严