半导体芯片的制造方法及半导体芯片.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115763541A(43)申请公布日2023.03.07(21)申请号202211554015.3(22)申请日2022.12.06(71)申请人国创重芯科技（深圳）有限公司地址518000广东省深圳市福田区梅林街道梅丰社区北环路梅林多丽工业区厂房3栋6层606B(72)发明人张海雷钟庆(74)专利代理机构深圳市中融创智专利代理事务所(普通合伙)44589专利代理师李朦叶垚平(51)Int.Cl.H01L29/36(2006.01)H01L21/336(2006.01)H01L29/78(2006.01)H01L29/423(2006.01)权利要求书2页说明书7页附图9页(54)发明名称半导体芯片的制造方法及半导体芯片(57)摘要本发明公开了半导体芯片的制造方法，包括如下步骤：在半导体基片上生长硬掩模介质层，所述半导体基片包括浓掺杂的衬底和轻掺杂的外延层，衬底和外延层的掺杂类型为N型；以硬掩模介质层为阻挡层，采用光刻、刻蚀工艺，在半导体基片上形成沟槽；去除所述硬掩模介质层，生长第一氧化硅、氮化硅以及第二氧化硅；采用化学机械研磨工艺，去除高出所述氮化硅上表面的第二氧化硅，保留所述沟槽中的第二氧化硅；采用离子注入、退火工艺，在所述外延层之中形成第一P型掺杂区和第二P型掺杂区；本发明提供半导体芯片，本发明公开的半导体芯片的制造方法及半导体芯片具有EAS特性和阈值电压更稳定等优点。CN115763541ACN115763541A权利要求书1/2页1.半导体芯片的制造方法，其特征在于，包括如下步骤：在半导体基片上生长硬掩模介质层，所述半导体基片包括浓掺杂的衬底和轻掺杂的外延层，衬底和外延层的掺杂类型为N型；以硬掩模介质层为阻挡层，采用光刻、刻蚀工艺，在半导体基片上形成沟槽；去除所述硬掩模介质层，生长第一氧化硅、氮化硅以及第二氧化硅；采用化学机械研磨工艺，去除高出所述氮化硅上表面的第二氧化硅，保留所述沟槽中的第二氧化硅；采用离子注入、退火工艺，在所述外延层之中形成第一P型掺杂区和第二P型掺杂区；采用腐蚀工艺，去除所述沟槽中的部分第二氧化硅；采用离子注入工艺，对第二P型掺杂区的上表层和侧表层进行反型注入掺杂；采用腐蚀工艺，依次去除全部的第二氧化硅、氮化硅以及第一氧化硅；采用热氧化工艺，生长第三氧化硅即栅氧化层；淀积多晶硅，并去除高出所述第三氧化硅上表面的多晶硅，保留所述沟槽中的多晶硅；采用光刻、离子注入、退火工艺，形成源区；制作接触孔；采用离子注入、退火工艺，在接触孔的底部和侧面形成第三P型掺杂区；采用离子注入、退火工艺，在接触孔的底部和侧面形成第四P型掺杂区。2.根据权利要求1所述的半导体芯片的制造方法，其特征在于，所述第一P型掺杂区为MOSFET的体区，所述多晶硅为MOSFET的多晶硅栅，所述衬底和外延为MOSFET的漏极，所述第二P型掺杂区、第三P型掺杂区、第四P型掺杂区为浓掺杂体区。3.根据权利要求1所述的半导体芯片的制造方法，其特征在于，所述沟槽的深度为0.8～1.6微米，宽度为0.1～0.4微米。4.根据权利要求1所述的半导体芯片的制造方法，其特征在于，所述第一氧化硅的厚度为200～500埃米，生长所述第一氧化硅的工艺方法为热氧化工艺，所述氮化硅的厚度为200～600埃米，生长所述氮化硅的工艺方法为化学气相淀积，所述第二氧化硅的厚度为2000～8000埃米，生长所述第二氧化硅的工艺方法为高密度等离子体化学气相淀积，所述第二氧化硅将所述沟槽填满。5.根据权利要求1所述的半导体芯片的制造方法，其特征在于，在所述生长第一氧化硅、氮化硅以及第二氧化硅的工艺之后，进行高温退火，使得所述第一氧化硅、氮化硅以及第二氧化硅更致密，高温退火的温度为900～1150摄氏度。6.根据权利要求1所述的半导体芯片的制造方法，其特征在于，所述采用离子注入、退火工艺，在所述外延层之中形成第一P型掺杂区和第二P型掺杂区，所述离子注入的掺杂物为硼，形成第一P型掺杂区的离子注入剂量为0.6E13～1.5E13个/CM2，形成第二P型掺杂区的离子注入剂量大于形成第一P型掺杂区的离子注入剂量，为2E13～2E14个/CM2，所述第一P型掺杂区分布在从所述外延层的上表面至深度为D1的整个区域，第一P型掺杂区的深度(D1)为0.6～1.2微米，所述第二P型掺杂区分布在从所述外延层的上表面至深度为D2的整个区域，第二P型掺杂区的深度(D2)小于第一P型掺杂区的深度(D1)，为0.3～0.6微米。7.根据权利要求6所述的半导体芯片的制造方法，其特征在于，所述采用腐蚀工艺，去除所述沟槽中的部分第二氧化硅，所述腐蚀工艺为定量腐蚀，从所述外延层的上表面至深2CN115763541A权利要求书2/2页度为D3的区域内