一种半导体芯片的制造方法及半导体芯片.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115732328A(43)申请公布日2023.03.03(21)申请号202211578021.2(22)申请日2022.12.06(71)申请人国创重芯科技（深圳）有限公司地址518000广东省深圳市福田区梅林街道梅丰社区北环路梅林多丽工业区厂房3栋6层606B(72)发明人张海雷钟庆(74)专利代理机构深圳市中融创智专利代理事务所(普通合伙)44589专利代理师李朦叶垚平(51)Int.Cl.H01L21/336(2006.01)H01L29/78(2006.01)H01L29/423(2006.01)权利要求书2页说明书6页附图9页(54)发明名称一种半导体芯片的制造方法及半导体芯片(57)摘要本发明公开了一种半导体芯片的制造方法，包括如下步骤：在半导体基片上生长硬掩模介质层，所述半导体基片包括浓掺杂的衬底和轻掺杂的外延层，衬底和外延层的掺杂类型为N型；以硬掩模介质层为阻挡层，采用光刻、刻蚀工艺，在半导体基片上形成沟槽；去除所述硬掩模介质层，生长第一氧化硅、氮化硅以及第二氧化硅；采用化学机械研磨工艺，去除高出所述氮化硅上表面的第二氧化硅，保留所述沟槽中的第二氧化硅；采用离子注入、退火工艺，在所述外延层之中形成第一P型掺杂区；采用腐蚀工艺，去除所述沟槽中的部分第二氧化硅；本发明提供一种半导体芯片，本发明公开的一种半导体芯片的制造方法及半导体芯片具有减小MOSFET芯片的导通电阻等优点。CN115732328ACN115732328A权利要求书1/2页1.一种半导体芯片的制造方法，其特征在于，包括如下步骤：在半导体基片上生长硬掩模介质层，所述半导体基片包括浓掺杂的衬底和轻掺杂的外延层，衬底和外延层的掺杂类型为N型；以硬掩模介质层为阻挡层，采用光刻、刻蚀工艺，在半导体基片上形成沟槽；去除所述硬掩模介质层，生长第一氧化硅、氮化硅以及第二氧化硅；采用化学机械研磨工艺，去除高出所述氮化硅上表面的第二氧化硅，保留所述沟槽中的第二氧化硅；采用离子注入、退火工艺，在所述外延层之中形成第一P型掺杂区；采用腐蚀工艺，去除所述沟槽中的部分第二氧化硅；采用离子注入工艺，在第一P型掺杂区的上表层和侧表层形成第二P型掺杂区；采用腐蚀工艺，再次去除所述沟槽中的部分第二氧化硅；采用离子注入工艺，在所述沟槽侧壁的外延层之中形成N型掺杂区；采用腐蚀工艺，依次去除全部的第二氧化硅、氮化硅以及第一氧化硅；采用热氧化工艺，生长第三氧化硅即栅氧化层；淀积多晶硅，并去除高出所述第三氧化硅上表面的多晶硅，保留所述沟槽中的多晶硅；采用光刻、离子注入、退火工艺，形成源区，然后制作接触孔。2.根据权利要求1所述的一种半导体芯片的制造方法，其特征在于，所述第一P型掺杂区为MOSFET的体区，所述多晶硅为MOSFET的多晶硅栅，所述衬底和外延为MOSFET的漏极，所述沟槽的深度为0.8～1.6微米，宽度为0.1～0.4微米。3.根据权利要求1所述的一种半导体芯片的制造方法，其特征在于，所述第一氧化硅的厚度为200～500埃米，生长所述第一氧化硅的工艺方法为热氧化工艺；所述氮化硅的厚度为200～600埃米，生长所述氮化硅的工艺方法为化学气相淀积；所述第二氧化硅的厚度为2000～8000埃米，生长所述第二氧化硅的工艺方法为离子体化学气相淀积(HDP)，第二氧化硅将所述沟槽填满。4.根据权利要求3所述的一种半导体芯片的制造方法，其特征在于，在所述生长第一氧化硅、氮化硅以及第二氧化硅的工艺之后，进行高温退火，高温退火的温度为900～1150摄氏度。5.根据权利要求1所述的一种半导体芯片的制造方法，其特征在于，采用离子注入、退火工艺，在所述外延层之中形成第一P型掺杂区，所述离子注入的掺杂物为硼，注入剂量为0.6E13～3E13个/CM2，所述第一P型掺杂,分布在从所述外延层的上表面至深度为D1的整个区域，第一P型掺杂区的深度D1为0.5～1.1微米。6.根据权利要求5所述的一种半导体芯片的制造方法，其特征在于，采用腐蚀工艺，去除所述沟槽中的部分第二氧化硅，所述腐蚀工艺为定量腐蚀，从所述外延层的上表面至深度为D2的区域内的第二氧化硅被全部腐蚀掉，所述深度D2比深度D1小300～800埃米。7.根据权利要求1所述的一种半导体芯片的制造方法，其特征在于，采用离子注入工艺，在第一P型掺杂区的上表层和侧表层形成第二P型掺杂区，所述离子注入的掺杂物为硼，注入剂量(E1)为1E13～2E14个/CM2。8.根据权利要求7所述的一种半导体芯片的制造方法，其特征在于，所述采用腐蚀工艺，再次去除所述沟槽中的部分第二氧化硅，所述腐蚀工艺为定量腐蚀，保留沟槽底部的纵2CN115732328A权利要求书2/2页向厚度(D3)为0.2～0.5微米的第二