超结器件及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113782445A(43)申请公布日2021.12.10(21)申请号202111098970.6(22)申请日2021.09.18(71)申请人杭州芯迈半导体技术有限公司地址310051浙江省杭州市滨江区西兴街道联慧街6号(72)发明人王加坤(74)专利代理机构北京成创同维知识产权代理有限公司11449代理人蔡纯(51)Int.Cl.H01L21/336(2006.01)H01L29/06(2006.01)H01L29/78(2006.01)权利要求书2页说明书7页附图7页(54)发明名称超结器件及其制造方法(57)摘要本申请公开了一种超结器件及其制造方法。该超结器件的制造方法，包括：在半导体衬底上形成外延层；在外延层中形成多个第一半导体柱；在外延层上形成牺牲叠层；以牺牲叠层作为第一硬掩模，在外延层中形成体区，体区具有与第一硬掩模对齐的第一边缘；在牺牲叠层的侧壁形成侧墙；以牺牲叠层和侧墙作为第二硬掩模，在体区中形成源区，源区具有与第二硬掩模对齐的第一边缘；去除牺牲叠层；以及在外延层上形成栅叠层，栅叠层横跨体区的第一边缘和源区的第一边缘，使得超结器件的沟道长度对应于牺牲叠层的侧墙厚度。该制造方法采用牺牲叠层的侧墙控制沟道长度以提高超结器件的一致性和可靠性。CN113782445ACN113782445A权利要求书1/2页1.一种超结器件的制造方法，包括：在半导体衬底上形成外延层；在所述外延层中形成多个第一半导体柱；在所述外延层上形成牺牲叠层；以所述牺牲叠层作为第一硬掩模，在所述外延层中形成体区，所述体区具有与所述第一硬掩模对齐的第一边缘；在所述牺牲叠层的侧壁形成侧墙；以所述牺牲叠层和所述侧墙作为第二硬掩模，在所述体区中形成源区，所述源区具有与所述第二硬掩模对齐的第一边缘；去除所述牺牲叠层；以及在所述外延层上形成栅叠层，其中，所述栅叠层横跨所述体区的第一边缘和所述源区的第一边缘，使得所述超结器件的沟道长度对应于所述牺牲叠层的侧墙厚度。2.根据权利要求1所述的制造方法，其中，形成多个第一半导体柱的步骤包括：在所述外延层中形成多个沟槽；以及在所述多个沟槽中分别外延生长半导体层。3.根据权利要求1所述的制造方法，其中，形成多个第一半导体柱的步骤包括：在所述外延层中形成多个掺杂区。4.根据权利要求1所述的制造方法，其中，所述多个第一半导体柱的长度为所述外延层的厚度的60％‑90％。5.根据权利要求4所述的制造方法，其中，所述外延层的厚度为10‑100微米，所述多个第一半导体柱的长度为8‑90微米。6.根据权利要求1所述的制造方法，其中，形成体区的步骤包括：在所述外延层上形成第一抗蚀剂掩模，经由所述第一硬掩模和所述第一抗蚀剂掩模之间的开口进行离子注入，使得所述体区具有与所述第一硬掩模对齐的第一边缘以及与所述第一抗蚀剂掩模对齐的第二边缘。7.根据权利要求1所述的制造方法，其中，形成源区的步骤包括：在所述外延层上形成第二抗蚀剂掩模，经由所述第二硬掩模和所述第二抗蚀剂掩模之间的开口进行离子注入，使得所述源区具有与所述第二硬掩模对齐的第一边缘以及与所述第二抗蚀剂掩模对齐的第二边缘。8.根据权利要求1所述的制造方法，其中，在形成栅叠层的步骤之后，还包括：在所述外延层上形成层间绝缘层；形成贯穿所述层间绝缘层的导电通道；在所述层间绝缘层上形成源极电极；以及在所述半导体衬底与所述外延层相对的表面上形成漏极电极，其中，所述源极电极经由所述导电通道连接至所述源区。9.根据权利要求8所述的制造方法，在形成漏极电极之前，还包括：对所述半导体衬底与所述外延层相对的表面进行减薄。10.根据权利要求1所述的制造方法，其中，所述体区与所述多个第一半导体柱中的至2CN113782445A权利要求书2/2页少一个半导体柱的上部重叠。11.根据权利要求1所述的制造方法，其中，所述半导体衬底、所述外延层和所述源区分别为第一掺杂类型，所述多个第一半导体柱和所述体区分别为第二掺杂类型。12.根据权利要求11所述的制造方法，其中，所述第一掺杂类型为N型和P型之一，所述第二掺杂类型为N型和P型的另一个。13.一种超结器件，包括：位于半导体衬底上的外延层；位于所述外延层中的多个第一半导体柱；位于所述外延层中的体区，所述多个第一半导体柱中的至少一个第一半导体柱延伸至所述体区下方；位于所述体区中的源区；位于所述外延层上方的栅叠层，其中，所述栅叠层横跨所述体区的第一边缘和所述源区的第一边缘，使得所述超结器件的沟道长度对应于牺牲叠层的侧墙厚度。14.根据权利要求13所述的超结器件，其中，所述多个第一半导体柱的长度为所述外延层的厚度的60％‑90％。15.根据权利要求14所述的超结器件，其中，所述外延层的厚度为10‑1