改善栅漏电荷的沟槽型功率半导体器件及其制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN112864250A(43)申请公布日2021.05.28(21)申请号202110032715.5(22)申请日2021.01.11(71)申请人江苏东海半导体科技有限公司地址214142江苏省无锡市新吴区硕放街道中通东路88号(72)发明人胡盖夏华秋夏华忠黄传伟李健诸建周(74)专利代理机构无锡市大为专利商标事务所(普通合伙)32104代理人殷红梅(51)Int.Cl.H01L29/78(2006.01)H01L29/423(2006.01)H01L29/10(2006.01)H01L21/336(2006.01)权利要求书2页说明书7页附图5页(54)发明名称改善栅漏电荷的沟槽型功率半导体器件及其制备方法(57)摘要本发明涉及一种沟槽型功率半导体器件及其制备方法，尤其是一种改善栅漏电荷的沟槽型功率半导体器件及其制备方法。在元胞沟槽内设置上部绝缘栅氧化层以及下部绝缘栅氧化层，上部绝缘栅氧化层的厚度小于下部绝缘栅氧化层的厚度，通过上部绝缘栅氧化层厚度能使得阀值电压能够满足沟槽栅功率半导体器件的正常工作要求，保证功率半导体器件正常的开关动作，通过下部绝缘栅氧化层能有效降低米勒电容，改善栅漏电荷，并能提高功率半导体器件的可靠性。CN112864250ACN112864250A权利要求书1/2页1.一种改善栅漏电荷的沟槽型功率半导体器件，在所述半导体器件的俯视平面上，包括位于半导体基板的有源区以及位于所述有源区外圈的终端保护区；在所述半导体器件的截面上，半导体基板具有第一主面以及与所述第一主面相对应的第二主面，在所述第一主面与第二主面间包括第一导电类型衬底以及邻接所述第一导电类型衬底的第一导电类型外延层，在第一导电类型外延层内的上部设置第二导电类型阱层；有源区内包括若干有源元胞，所述有源元胞采用沟槽结构；其特征是：有源元胞包括元胞沟槽，所述元胞沟槽位于第二导电类型阱层内，且元胞沟槽的槽底位于所述第二导电类型阱层下方的第一导电类型外延层内；在元胞沟槽内设置沟槽栅结构，所述沟槽栅结构包括沟槽栅绝缘氧化层以及填充在所述元胞沟槽内的栅极导电多晶硅，栅极导电多晶硅通过沟槽栅绝缘氧化层与所在元胞沟槽的侧壁与底壁绝缘隔离；所述沟槽栅绝缘氧化层包括位于下部绝缘栅氧化层以及与所述下部绝缘栅氧化层连接的上部绝缘栅氧化层，下部绝缘栅氧化层覆盖所在元胞沟槽下部的侧壁以及底壁，上部绝缘栅氧化层覆盖元胞沟槽其余的侧壁；下部绝缘栅氧化层的上端部邻近第二导电类型阱层，且所述下部绝缘栅氧化层的上端部位于第二导电类型阱层的下方，下部绝缘栅氧化层的厚度大于上部绝缘栅氧化层的厚度。2.根据权利要求1所述的改善栅漏电荷的沟槽型功率半导体器件，其特征是：在元胞沟槽的槽口设置绝缘介质层，所述绝缘介质层覆盖在元胞沟槽的槽口并支撑在第一主面上，在绝缘介质层上设置源极金属层，所述源极金属层与第二导电类型阱层以及位于所述第二导电类型阱层内的第一导电类型源区欧姆接触；在第二导电类型阱层内，第一导电类型源区与元胞沟槽外上方的侧壁接触。3.根据权利要求1或2所述的改善栅漏电荷的沟槽型功率半导体器件，其特征是：在半导体基板的第二主面上设置漏极金属层，所述漏极金属层与第一导电类型衬底欧姆接触。4.一种改善栅漏电荷的沟槽型功率半导体器件的制备方法，其特征是，所述功率半导体器件的制备方法包括如下步骤：步骤1、提供具有两个相对主面的半导体基板，所述两个相对主面包括第一主面以及与第一主面相对应的第二主面，在所述第一主面与第二主面间包括第一导电类型衬底以及邻接所述第一导电类型衬底的第一导电类型外延层；步骤2、在第一主面上设置掩膜层，所述掩膜层覆盖在第一主面上；选择性地掩蔽和刻蚀所述掩膜层，并利用刻蚀后的掩膜层对第一导电类型外延层进行沟槽刻蚀，以能制备得到若干所需的元胞沟槽；步骤3、在上述元胞沟槽内制备得到下部绝缘栅氧化层，所述下部绝缘栅氧化层覆盖元胞沟槽的底壁以及下部相对应的侧壁；步骤4、在上述元胞沟槽内制备得到上部绝缘栅氧化层，所述上部绝缘栅氧化层覆盖元胞沟槽其余的侧壁，上部绝缘栅氧化层的下端部与下部绝缘栅氧化层的上端部连接，且下部绝缘栅氧化层的厚度大于上部绝缘栅氧化层的厚度；步骤5、在上述元胞沟槽内填充得到栅极导电多晶硅，所述栅极导电多晶硅通过下部绝缘栅氧化层、上部绝缘栅氧化层与所在元胞沟槽的侧壁、底壁绝缘隔离；步骤6、在上述第一主面上进行离子注入，以在第一导电类型外延层内得到第二导电类型阱层，所述第二导电类型阱层位于元胞沟槽槽底的上方，且能在第二导电类型阱层内制2CN112864250A权利要求书2/2页备得到第一导电类型源区，所述第一导电类型源区与邻近元胞沟槽外上方的侧壁接触；下部绝缘栅氧化层的上端部邻近第二导电类型阱