处理器总线时序和系统总线.ppt

第五章处理器总线时序和系统总线学习目的重点5.18086的引脚功能8086引脚特性：
8086有16位数据线，与地址线A0-A15兼用；20位地址线,寻址空间达到1MB；

引脚分类
地址总线、数据总线、控制总线地址/数据线8086CPU的两种组态
最小组态（模式）
MN/MX接+5V
构成小规模的应用系统,只有8086一个微处理器,
所有的总线控制信号均为8086产生，系统中的总线控制逻辑电路，减少到最少。
最大组态（模式）
MN/MX接地。
用于大型（中型）8086/8088系统中,系统总是包含有两个或多个微处理器，其中一个主处理器就是8086，其它的处理器称协处理器，协助主处理器工作。
特点：需要总线控制器8288来变换和组合控制信号。

2024/11/28课堂提问：什么是时序？？？
时序是计算机操作运行的时间顺序。
为什么要研究时序？？？
进一步了解在微机系统的工作过程中，CPU各引脚上信号之间的相对时间关系；
深入了解指令的执行过程；
在程序设计时，选择合适的指令或指令序列，以尽量缩短程序代码的长度及程序的运行时间；
对于学习各功能部件与系统总线的连接及硬件系统的调试，都十分有意义，因为CPU与存储器、I/O端口协调工作时，存在一个时序上的配合问题；
更好地处理微机用于过程控制及解决实时控制的题。几个基本概念
指令周期：一条指令从内存单元中取出到其所规定的操作执行完毕所用的时间，称为相应指令的指令周期。
总线周期：是指CPU与存储器或外设进行一次数据传送所需要的时间。
时钟周期：又称为T状态，是一个时钟脉冲的重复周期，是CPU处理动作的基本时间单位。它是由主频来确定，如8086的主频为5MHz，则一个时钟周期为200ns。
等待周期：是在一个总线周期的T3和T4之间，CPU根据Ready信号来确定是否插入TW，插入几个TW。
空闲周期：是指在二个总线周期之间的时间间隔(总线处在空闲状态)。若为3个时钟周期，则空闲周期为3个Ti。
时钟周期(T)作为基本时间单位，一个等待周期TW=T；一个空闲周期Ti=T；
一个总线周期通常由四个T组成，分别称为T1T2T3T4；一个指令周期由一到几个总线周期组成。典型的8086总线周期序列

T1状态，发地址信息；
T2状态，总线的高4位输出状态信息；
T3状态，高4位状态信息，低16位数据信息；
T3之后，可能插入TW；
在T4状态，结束。2.8086CPU的典型时序1、存贮器读周期:
例：MOVAL,[1000H];M/IO=1
T1状态：A19—A0上是地址信息，出现ALE信号后，将地址锁存到地址锁存器（8282）。
T2状态：地址信息消失，A19-A16从地址信息变为状态信息S6-S3。数据允许信号DEN在T2状态有效。
T3状态：AD0~AD15上出现数据。
信号有效
TW状态：若存储器式外设的工作速度较慢，不能满足基本时序要求，使用一个产生READY的电路，以使在T3状态之后，插入一个等待周期TW。
T4状态，CPU采样数据，结束一个总线周期。2、存储器写周期时序3、I/O接口读写周期时序
I/O接口读写周期时序与存储器读写周期类似。
仅M/IO不同
例1：INAL,40H;M/IO=0,RD=0,ALE=1
例2：OUT43H,AL;M/IO=0,WR=0,ALE=1
4、空转周期
CPU不执行总线周期－不进行存储器或I/O操作，则总线执行空转周期（一系列T1状态）。
5、系统复位与启动

通过RESET引脚上的触发信号来执行。
标志寄存器:清零
指令指针（IP）:0000H
CS:FFFFH
DS、ES、SS:0000H
指令队列:空
其它寄存器:0000H

复位脉冲的有效电平（高）必须超过4个时钟周期（开启电源引起的复位时间大于50µs）
复位后地址总线浮空
复位后，第一条指令的地址：
物理地址为FFFF0+OOOOH（IP中）
=FFFFOH

一般在FFFFO中，存放一条段交叉直接JMP指令，转移到系统程序实际开始处。
这个程序往往实现系统初始化、引导监控程序或者引导操作系统等功能，这样的程序叫做引导和装配程序。第一个中断响应周期T1状态：AD15-AD0浮空；IF=1，给出中断响应信号INTA。

第二个中断响应周期；被响应的外设数据线送一个字节的中断矢量类型，CPU读入后，从中断矢量表上找到服务程序的入口地址。
5.3系统总线总线：是一组连接各个部件的公共通信线.
BUS，公共汽车，既然公共汽车，自然谁都可以上去，总线沿用BUS一词，任何一部件的信息都可“搭乘”BUS传送。然而，任一瞬时总线上只能出现一个部件发往另一部件的信息，这意昧着总线只能分时使用，而这是需要加以控制的，总线使用权的控制是构造系统时应考虑的重要问题。但是用