处理器总线时序和系统总线.ppt

第五章处理器总线时序和系统总线最大模式
此模式是相对最小模式而言的；此时系统中有两个或多个微处理器，其中一个是主处理器8086，其它的处理器称为协处理器，它们协助主处理器工作。
2、8086的引脚功能
8086CPU采用双列直插式的封装形式，具有40条引脚。8086地址线20位，数据线16位，采用分时复用的地址/数据总线，有一部分引脚具有双重功能。AD0~AD15（三态双向）：地址数据公用线，内部采用多路开关切换。
A16~A19（三态输出）：在访问存储器操作时，作为地址的高四位；在访问外设操作时，这些地址不用。
这四条引脚也用来指示CPU工作状态(S4-S6)。
RD（输出）：‘读’信号，当CPU从外部读操作时，该信号有效（处于低电平）。
READY（输入）：数据准备就绪；当CPU读外部数据时，外部数据准备好，发此信号。
INTR（输入）：外部可屏蔽中断请求输入端。NMI（输入）：非屏蔽中断信号输入端。
RESET（输入）：复位CPU，使
(CS)=FFFFH,(IP)=0000H。
CLK（输入）：时钟输入。
在最小模式下，下列引脚含义为：
IO/M（三态输出）：访问存储器操作时，该脚为低；访问外设时该脚为高。
WR（三态输出）：CPU‘写’操作。
MN/MX（输入）：接高电平时，CPU处于最小模式，接地时CPU处于最大模式。
ALE(输出)：地址锁存允许信号(AddressLockEnable)。3、8086两种工作模式的接线配置(略)
最小模式适用于由单处理器组成的小系统。在这种系统中，8086直接产生所有的总线控制信号，不需要总线控制逻辑。
最大模式和最小模式配置的主要差别是最大模式下多了8288总线控制器。解决主处理器和协处理器之间的协调工作问题和对总线的共享控制问题。
8288总线控制器对CPU发出的控制信号进行变换组合，以形成对存储器和I/O端口的读/写信号和对8282及8286的控制信号（即控制总线）。5-28086的操作时序总线周期—通过总线进行一次对存储单元或I/O端口读或写的操作过程称为总线周期。
8086系统总线周期由四个时钟(T1-T4)和若干个等待周期Tw组成。
注：若存储器或I/O端口在数据传送中不能以足够快的速度作出响应，则在T3与T4间插入一个或若干个等待周期Tw。
总线周期主要有‘读’总线周期和‘写’总线周期两种类型。1）‘读’周期的时序
一个基本的读周期一般包含如下几个状态：
T1状态：IO/M信号有效，指出读内存还是I/O；地址输出（分高4位和低16位）；ALE输出地址锁存信号；
T2状态：地址信号消失，AD15-AD0切换成数据总线状态，为读入数据作准备；读信号有效。
T3状态：CPU检测Ready信号的状态，当Ready信号有效则进入T4状态；否则进入等待周期。Tw状态：在存储器和外设速度较慢时，还要在T3周期之后插入一个或几个Tw，查询Ready状态，以等待存储器或外设将数据准备好。
T4状态：当检测到Ready有效后，CPU读取数据总线，获得数据。
2）‘写’周期的时序
同‘读’周期基本相同（略）5-3系统总线3、总线分类
1）按信号性质：
数据总线、地址总线、控制总线
2）按层次：
片内总线：又称元件级总线，把芯片内各种不同部件连接在一起的信号线。
系统总线：用于微机各插件板之间的信息传输。
外部总线：又称通信总线，用于微机之间或微机与设备之间的通信。例如：RS232C,USB。4、总线标准化
为了便于部件或系统间的互连，或不同厂家产品的互换与兼容，需要采用标准总线。
往往是某个公司的产品出了名，它的总线规范被广泛接受，然后被ISO或IEEE等组织采纳、修改、公布，成为国际标准。
典型标准系统总线如：
XT总线、AT总线
ISA总线(IndustrialstandardArchitecture)
PCI总线(PeripheralComponentInterconnect)5、总线的特性定义
作为标准总线，必须在以下方面做出规定：
1）物理特性
总线条数、插头、插座形状、引脚排列等。
2）功能特性
每条线的功能。
3）电气特性
有效电平范围、驱动能力等。
4）时序特性
每条线的有效电平时间顺序。6、ISA总线和PCI总线
ISA总线(IndustryStandardArchitecture)
XT总线(8位数据宽度)和AT总线(16位数据宽度)总称ISA总线(工业标准总线)
PCI总线(PeripheralComponentInterconnect)
目前普遍使用
7、PC-104总线
8、USB总线（UniversalSerialBus）