用于制造包含应力层的半导体器件结构的方法.pdf

(19)中华人民共和国国家知识产权局*CN102347237A*(12)发明专利申请(10)申请公布号CN102347237A(43)申请公布日2012.02.08(21)申请号201010245483.3(22)申请日2010.07.29(71)申请人中芯国际集成电路制造(上海)有限公司地址201203上海市浦东新区张江路18号(72)发明人王新鹏韩秋华(74)专利代理机构北京市磐华律师事务所11336代理人董巍顾珊(51)Int.Cl.H01L21/336(2006.01)H01L21/3065(2006.01)权利要求书1页说明书6页附图7页(54)发明名称用于制造包含应力层的半导体器件结构的方法(57)摘要本发明提供一种用于制造包含应力层的半导体器件结构的方法，包括：提供前端器件结构，该前端器件结构包括硅基衬底和形成在硅基衬底上的栅结构；在栅结构上形成具有图案的掩蔽层；以掩蔽层作为掩膜，蚀刻硅基衬底，以在硅基衬底的将要形成源/漏区的部分中形成凹槽；在凹槽中形成应力层；以及去除掩蔽层；其中，蚀刻形成凹槽的蚀刻源气体包含He与O2，且He与O2的流速比在蚀刻过程中是变化的。根据本发明的方法能够通过动态地调节蚀刻凹槽的源气体的流速比来改善蚀刻的均匀性，从而改善凹槽的剖面轮廓，进而提高半导体器件的整体电学性能。此外，该方法还能够与传统CMOS制造工艺相兼容。CN102347ACCNN110234723702347256A权利要求书1/1页1.一种用于制造包含应力层的半导体器件结构的方法，包括：提供前端器件结构，所述前端器件结构包括硅基衬底和形成在所述硅基衬底上的栅结构；在所述栅结构上形成具有图案的掩蔽层；以所述掩蔽层作为掩膜，蚀刻所述硅基衬底，以在所述硅基衬底的将要形成源/漏区的部分中形成凹槽；在所述凹槽中形成所述应力层；以及去除所述掩蔽层；其特征在于，所述蚀刻形成凹槽的蚀刻源气体包含He与O2，且所述He与O2的流速比在蚀刻过程中是变化的。2.根据权利要求1所述的方法，其中，所述He与O2之间的流速比成线性递减。3.根据权利要求1所述的方法，其中，所述He与O2之间的流速比成非线性递减。4.根据权利要求2或3所述的方法，其中，He的流速在蚀刻开始时为200～1000sccm。5.根据权利要求2或3所述的方法，其中，He的流速在蚀刻结束时为5～30sccm。6.根据权利要求2或3所述的方法，其中，O2的流速在蚀刻开始时为5～30sccm。7.根据权利要求2或3所述的方法，其中，O2的流速在蚀刻结束时为5～30sccm。8.根据权利要求1所述的方法，其中，所述蚀刻源气体还包含主蚀刻气体。9.根据权利要求8所述的方法，其中，所述主蚀刻气体选自HBr、HCl和Cl2以及它们的任意组合。10.根据权利要求9所述的方法，其中，所述主蚀刻气体的流速为1000～5000sccm。11.根据权利要求10所述的方法，其中，所述蚀刻所述硅基衬底是在压强为0.5～5T、功率为1000～5000W且温度为100～300℃的条件下进行的。12.根据权利要求1所述的方法，其中，所述掩蔽层的构成材料选自SiN和SiON以及它们的组合。13.根据权利要求1所述的方法，其中，所述应力层的构成材料选自SiN、SiGe和SiC其中任意一种或其组合。14.根据权利要求13所述的方法，其中，所述应力层是通过化学气相沉积或者外延生长而形成的。15.根据权利要求1所述的方法，其中，所述栅结构包括形成在所述硅基衬底上的栅氧化层和形成在所述栅氧化层上的多晶硅栅。16.根据权利要求1所述的方法，其中，所述栅结构是由依次形成在所述硅基衬底上的栅氧化层、氮化物层、氧化物层和多晶硅栅构成的层叠栅结构。2CCNN110234723702347256A说明书1/6页用于制造包含应力层的半导体器件结构的方法技术领域[0001]本发明涉及一种用于制造半导体器件的方法，且具体而言，涉及一种用于制造包含应力层的半导体器件结构的方法。背景技术[0002]目前，影响场效应晶体管性能的主要因素在于载流子的迁移率，其中载流子的迁移率会影响沟道中电流的大小。场效应晶体管中载流子迁移率的下降不仅会降低晶体管的转换速度，而且也会使开和关时的电阻差异缩小。因此，在互补金属氧化物半导体场效应晶体管(CMOSFET，简称为CMOS)的发展中，有效提高载流子迁移率一直都是晶体管结构设计的重点之一。[0003]常规上，CMOS器件制造技术中将P型金属氧化物半导体场效应晶体管(PMOSFET，简称为PMOS)和N型金属氧化物半导体场效应晶体管(NMOSFET，简称为NMOS)分开处理，例如，在PMOS器件的制造方法中采用压应力材料，而在NMOS器件中采用张应力材料，以提高载流子的迁移率。[0004]在常规CMOS制造工艺