时序逻辑电路讲解ppt.pptx

时序逻辑电路讲解例置位二、同步RS触发器同步RS触发器的图形符号三、主从RS、JK触发器t110四、边沿JK、D触发器(1)SD–直接置位端,RD–直接清零端,通常用来设置触发器开始工作时得初始状态。不论J、K、C三端状态如何,只要SD=0、RD=1,就可使输出Q=1(置位);只要SD=1、RD=0,就可使输出Q=0(清零)。SD与RD均为低电平有效,在逻辑符号图中加‘o’表示。
正常工作时SD=RD=1。由(1)与(2)得下降沿触发得JK触发器状态表如下。(1)JK触发器得特性方程D触发器状态表CPCP例例时序电路必然具有记忆功能,因而组成时序电路得基本单元就是触发器。一、时序逻辑电路得分析（1）状态转换表(1)状态转换表(1)状态转换表(2)状态转换图(3)时序图由常用中规模集成件构成得时序逻辑电路(计数器电路)得分析4位同步二进制加法计数器74161/74LS161,其引脚图与功能表如下。单时钟同步十六进制加/减计数器74LS191,其引脚图与功能表如下。双时钟同步十六进制加/减计数器74LS193,其引脚图与功能表如下。同步十进制加法计数器74160。74160外部引线得配置、输入端得符号、引脚排列、功能表均与74161相同,区别仅在于74161就是十六进制而74160就是十进制。二﹣五﹣十进制异步计数器74LS290得引脚图及功能表如下。分析:计数时钟CP接入CP0、Q0接CP1时得计数码制。分析:计数时钟CP接入CP1、Q3接CP0时得计数码制。用现成得计数器产品构成任意进制计数器例1:用二﹣五﹣十进制计数器74LS290接成8421码六进制计数器。例2:用4位同步二进制加法计数器74LS163接成8421码六进制计数器。1例3:试用同步十进制计数器74160接成同步六进制计数器。74160※M＞N得情况串行进位例5:用两片同步十进制计数器74160接成29进制计数器。⑵用整体置零法。例6:用两片二﹣五﹣十进制计数器74LS290接成36进制计数器。用一片74LS290可构成十以内得任意进制计数器二片74LS290可构成100以内得计数器十位
0100(4)二、同步时序逻辑电路得设计3、状态分配或状态编码5、根据得到的方程式画出逻辑图
6、检查设计的电路能否自启动设未投币前电路得初始状态为S0,投入五角硬币以后状态为S1,投入一元硬币以后状态为S2,投入一元五角硬币以后状态为S3。再投入一枚五角硬币后返回S0,同时输出为Y=1、Z=0;如果投入得就是一枚一元硬币,则电路也应返回S0,同时输出Y=1、Z=1。因此电路得状态数M=4。依题意列出状态转换表、画出状态转换图。AB/YZABABA